一般地，本申请涉及采样保持电路。更具体地，本申请涉及能够检测和控制图像传感器中的强入射辐照的采样保持电路。
背景技术：
通常，图像感测设备由图像传感器(一般情况下为像素电路阵列)以及信号处理电路和任意相关的控制电路或时序电路组成。在图像传感器自身内部，作为光的射入的结果，电荷被收集在像素电路的光电转换装置中。
在图1中示出了像素电路的一个示例。如图1所示，像素电路100包括：光电转换装置101(例如，光电二极管)、浮动扩散部fd(floatingdiffusion)、传输晶体管102、复位晶体管103、放大晶体管104、选择晶体管105以及垂直信号线106。如图所示，垂直信号线106对于同一列内的多个像素电路是公共的。或者，垂直信号线可以在多个列之间被共用。传输晶体管102的栅极电极、复位晶体管103的栅极电极和选择晶体管105的栅极电极分别接收信号trg、信号rst和信号sel。这些信号例如可以由所述控制电路或时序电路提供。
虽然图1示出了在特定构造中具有四个晶体管的像素电路，但是本发明不限于此，并且本发明可以适用于具有更多或更少的晶体管以及其他元件(例如，电容器和电阻器等)的像素电路。此外，本发明可以扩展到在多个光电转换装置之间共用一个或多个晶体管的构造。
在时序电路和开关的控制下，在两个不同时刻测量垂直信号线106处的电压，由此产生了像素的复位信号(“p相值”)和曝光信号或数据信号(“d相值”)。这一过程被称为相关双采样(cds：correlateddoublesampling)方法。然后，从数据信号中减去复位信号，从而产生表征着像素中的累积电荷(并且由此表征着照射在像素上的光量)的值。然后，将累积电荷转换为数字值。这种转换通常需要数个电路组件，比如采样保持(s/h：sample-and-hold)电路、模数转换器(adc：analog-to-digitalconverter)以及时序控制电路，其中各个电路组件均在该转换中发挥某一作用。例如，s/h电路的作用可以是采样来自光电二极管操作的不同时间相的模拟信号，在采样之后，这些模拟信号可以通过所述adc而被转换为数字形式。图1中示出了单斜率型adc，该单斜率型adc包括比较器110、数字计数器120和斜坡参考电压vramp。
图2示出了：在从像素获取复位信号和数据信号的时候在不同时序相位下的波形和时序图；以及在不同相位期间内的电压vsl的示例。在图2中，实线表示当入射辐照处于“正常”水平(即，处于在合适曝光控制下的像素的典型操作范围内)时的vsl信号。如图所示，电压vsl是光电二极管在被曝光时收集负电荷的结果；因此，在图2中，较低的正常信号表示比较高的正常信号更高的辐照。
如图2中的实线所示，在像素已经复位后，vsl建立至稳定电压。然后，在上述的使用单斜率型adc的示例中，adc从“复位噪声积分”周期的开始处开始测量电压vsl。在该测量过程中，vramp在高电平处开始，然后作为时间的函数从这个初始的高电平线性地下降。同时，数字计数器在监视着比较器的输出的情形下开始从零计数，以便当比较器改变状态时停止计数。此时，停下的计数值是与像素的复位信号对应的数字值。然后，在信号线vsl再一次被建立之后(即，在图2所示的“数据噪声积分”周期的期间内)，以类似的方式测量像素的数据信号值。然后，将数据值与复位值之间的差值解释为像素上的辐照量。
然而，如果辐照非常强(例如当包括图像传感器在内的摄像机指向太阳时)，则此解释可能不正确。这是因为如下的两个主要因素。首先，强辐照可能会使光电二极管饱和，从而导致电荷从一个像素泄漏到另一个像素。这些泄漏电荷中的一部分被相邻像素中的fd节点收集。这有时被称为“高光溢出(blooming)”效应，在该效应中，被摄景象的某一部分中的亮斑扩展到该图像的相邻区域中，导致该图像中的明亮区域比实际景象中的明亮区域更大。其次，强辐照可能会致使光电二极管上的一小部分光泄漏到同一像素的fd中，这导致浮动扩散部也起到光电二极管的作用且响应于泄漏的光而产生电荷。这两个因素都导致vsl如图2所示出的虚线和点划线所示的那样随时间的流逝而下降。这两个因素与辐照的强度成比例；因此，越强的辐照会导致vsl的越陡峭的下降。
强辐照对vsl的影响致使数据值与复位值之间的差值减小。因此，具有强辐照的区域可能实际上会导致所输出的像素值(数据减去复位)减小，从而导致被解释为灰色而不是白色的输出像素。如图2中的点划线所示，当输入的辐照非常强时，vsl会很快下降。在这种情况下，复位值和数据值都处于电路操作范围的最低可能电平，因此数据值与复位值之间的差值为0。因此，当有非常强的入射辐照时，输出就变黑。这被称为“黑太阳斑”问题，因为当摄像机直接指向太阳时，所得到的输出图像显示的是黑斑。
因此，目前需要一种当图像传感器经受强辐照水平时不会遭受黑太阳斑问题的采样保持电路。
技术实现要素：
本发明的各个方面涉及能够改善采样保持电路的操作的采样保持电路和/或黑太阳检测电路。
在本发明的一个方面中，提供了一种图像处理电路，其包括：第一采样保持电路，其被配置为采样来自像素的第一数据；第二采样保持电路，其被配置为采样来自像素的第二数据；电压-电流转换电路，其包括第一电阻器和电流源，并且被配置成接收第一数据和第二数据且输出差值数据；以及黑太阳斑判定电路，其被配置成比较在第一时间来自第二采样保持电路的第一vsl电平与在第二时间来自第二采样保持电路的第二vsl电平，并且基于第一vsl电平与第二vsl电平之间的差值来判定黑太阳斑的存在。
在本发明的另一方面中，提供了一种图像处理方法，其包括：通过第一采样保持电路，采样来自像素的第一数据；通过第二采样保持电路，采样来自像素的第二数据；通过包括第一电阻器和电流源的电压-电流转换电路，接收第一数据和第二数据；通过电压-电流转换电路，输出差值数据；通过黑太阳斑判定电路，比较在第一时间来自第二采样保持电路的第一vsl电平与在第二时间来自第二采样保持电路的第二vsl电平；以及基于第一vsl电平与第二vsl电平之间的差值来判定黑太阳斑的存在。
在本发明的又一方面中，提供了一种摄像装置，其包括像素和图像处理电路。所述像素含有光电转换装置，所述光电转换装置被配置成将入射光转换成模拟信号。所述图像处理电路包括：第一采样保持电路，该第一采样保持电路被配置为采样来自像素的第一数据；第二采样保持电路，该第二采样保持电路被配置为采样来自像素的第二数据；电压-电流转换电路，该电压-电流转换电路包括第一电阻器和电流源，并且被配置成接收第一数据和第二数据且输出差值数据；黑太阳斑判定电路，该黑太阳斑判定电路被配置成比较在第一时间来自第二采样保持电路的第一vsl电平与在第二时间来自第二采样保持电路的第二vsl电平，并且基于第一vsl电平与第二vsl电平之间的差值来判定黑太阳斑的存在。
本发明可以被实施为各种形式，包括：由利用计算机实现的方法来控制的硬件或电路、计算机程序产品、计算机系统和网络、用户界面、和应用程序编程接口；以及利用硬件实现的方法、信号处理电路、图像传感器电路、应用程序专用集成电路、现场可编程门阵列等。上述发明内容仅仅是为了给出本发明的各个方面的总体思想，而不是以任何方式限制本发明的范围。
附图说明
在以下的结合附图的说明中，更全面地公开了各种实施方式的这些和其他更详细的、更具体的特征。在附图中：
图1示出了用于本发明各个方面的具有单斜率型adc的示例性像素电路；
图2示出了根据图1的像素电路的示例性时序相图和vsl波形；
图3示出了根据本发明各个方面的具有adc和箝位电路的示例性像素电路；
图4a、图4b和图4c示出了根据本发明各个方面的示例性开关电容比较器；
图5a、图5b和图5c示出了根据本发明各个方面的示例性移位比较器；
图6示出了根据本发明各个方面的示例性双s/h电路；
图7示出了根据图6的示例性双s/h电路的一个实施例；
图8示出了包括黑太阳检测电路的根据图6的示例性双s/h电路的另一实施例；
图9示出了根据本发明各个方面的黑太阳检测电路的示例性时序；以及
图10示出了根据本发明各个方面的示例性摄像装置。
具体实施方式
在以下的说明中，阐述了许多细节，例如流程图、数据表和系统构造。对于本领域技术人员显而易见的是，这些具体细节仅仅是示例性的，而并不旨在限制本申请的范围。
此外，虽然本发明主要集中于把s/h电路用在图像传感器中的示例，但是应当理解，这仅仅是实施方式的一个示例。还应当理解，所公开的s/h电路可以用在需要对信号进行采样和/或需要比较两个电压的任何设备中，例如用在音频信号处理电路和工业测控电路等中。
这样，本发明在信号处理的技术领域中以及在图像感测和图像处理的相关技术领域中提供了改进。
<黑太阳斑检测>
如上所述，当存在强辐照时，它就会导致电压vsl发生下降而不是维持稳定的电平。当辐照越强时，下降的斜率就越陡峭。因此，可以通过观察电压vsl的变化来检测非常强的辐照。例如，可以测量复位噪声积分周期期间内的电压变化。如果该电压变化超过预定水平，则可以判定存在有强辐照，并且可以采取对策。
然而，为了测量vsl的变化，较佳的是采取各种预防措施。当入射辐照非常强时，vsl的下降可能会非常陡峭。因此，可能发生的事情是：在复位噪声积分周期(或者单斜率型adc构架中的复位相adc)的开始处，电压vsl就已经下降到如此低的水平以致于难以或不可能测量出它的变化。为了解决这个问题，较佳的是加入一种机制，由此防止vsl在复位噪声积分周期的开始处就下降到非常低的值。为此目的，可以使用箝位电路。
图3示出了诸如具有附加的箝位电路的像素电路100等像素电路。该箝位电路包括如像素电路中一样的选择晶体管301和源极跟随器(sf：sourcefollower)晶体管302，但不包括光电二极管。替代的是，电压vclamp被施加到sf晶体管302的栅极。该箝位电路限制了垂直信号线106(vsl)的最小电压。因此，即使垂直信号线106由于光电二极管101上的非常强的辐照而可能会降低到非常低的电平，但是该箝位电路也能将电压vsl维持至最小值vslmin＝vclamp-vth302-von301，其中，vth302是sf晶体管302的栅漏电压，von301是选择晶体管301处于接通状态时的源漏电压。
箝位电路由于箝位而产生修改后的vsl波形。在这种情况下，vsl不会下降到箝位电压vclamp，因此，箝位电路不会影响该电路的操作。反而，当辐照已经增加到原本会致使vsl下降得低于vclamp的电平时，箝位电路就拉高该电压且将vsl维持在电平vslmin。箝位电路一直被激活直到像素复位/vsl建立周期结束，并且在“复位相的adc”周期的开始处该箝位电路被禁用，以使得vsl电平可以依赖于入射辐照而下降。因此，可以测量vsl的变化。当vsl的下降超过某一预定水平时，可以概括得出入射辐照已经超过某一阈值。这就表明辐照过强，这例如可能是摄像机指向太阳的结果。
为了检测vsl的变化，可以使用开关电容比较器。图4a、图4b和图4c示出了开关电容比较器电路400，其包括差分放大器401、采样电容器402和开关403。如图4b所示，在时刻t1处，开关402被闭合，采样电容器402被充电到vin(t1)-vref1这个电压。这在开关电容比较器电路400的操作中被称为“采样相”。如图4c所示，在随后的时刻t2处，开关403被断开。因为采样电容器402已经被充电到vin(t1)-vref1这个电压，所以差分放大器401的两端间的差分电压是vin(t2)-vin(t1)+vref1-vref2。因此，如果vin(t2)>vin(t1)-vref1+vref2，则开关电容比较器电路400的输出处于低状态“0”。然而，如果vin(t2)<vin(t1)-vref1+vref2，则开关电容比较器电路400的输出处于高状态“1”。如果参考电压是恒定的(即，vref1＝vref2)，则开关电容比较器电路400严格地比较在时刻t2处的vin和在时刻t1处的vin。另一方面，如果vref1和vref2不相等，则开关电容比较器电路400也会类似地工作，但具有移位了vref2-vref1的“跳变点(trippoint)”。
图5a、图5b和图5c示出了开关电容比较器的实施例。在这些图示中，开关电容器电路500包括：电流源501，其被配置成输出电流i；采样电容器502；开关503和开关504；晶体管505；电阻器506，其具有电阻r；以及触发器(flipflop)电路507，其锁存输出信号并且将锁存的输出用于黑太阳判定。在采样相的期间内，如图5b所示，开关503被闭合，开关504被断开。在这个时刻t1处，采样电容器502被充电到vin(t1)-(i×r+δv)这个电压，其中，δv是晶体管505的栅漏电压。在时刻t2，如图5c所示，开关503被断开，开关504被闭合。因此，如果vin(t2)>vin(t1)-i×r，则晶体管505接通(on)，并且晶体管输出点处于低状态。如果vin(t2)<vin(t1)-i×r，则晶体管505关断(off)，并且晶体管输出点(其是触发器507的输入)处于高状态。因此，开关电容器电路502的跳变点是vin(t1)-i×r。
<双s/h实施例>
为了在执行cds时获得足够高的吞吐量，上述s/h电路可以组合于双s/h构造中。图6是这样构造的框图。图6示出了将来自像素的复位信号和数据信号转换成表示vdata–vreset的数字形式的示例性电路600。示例性电路600例如可以是图像传感器像素的读出电路。电路600包括：第一数据路径，其包括开关601和s/h电路611；以及第二数据路径，其包括开关602和s/h电路612。如图6所示，第一数据路径对应于数据信号vdata，第二数据路径对应于复位信号vreset。s/h电路611的输出端和s/h电路612的输出可操作地连接至adc720，而adc720接着就输出vreset–vdata的数字表示。
为了实现这一点，在适当的时序下控制开关601和602，使得s/h电路611和612在适当的时间对输入信号连续采样，从而使vdata和vreset分别出现在顶部s/h电路和底部s/h电路处。adc620将这两个电压转换成数字值。此外，执行减法以便获得适当的输出信号。该减法可以在模数转换之前在模拟域中执行，或者可以在每个信号已经被单独转换为数字形式之后在数字域中执行。
图7更详细地示出了示例性双s/h电路700，其可以是双s/h电路600的一个实施例的示例。双s/h电路700包括：左s/h电路，其用于采样来自像素的vdata；以及右s/h电路，其用于采样来自像素的vreset。左s/h电路包括：开关701、开关703、开关704和开关705；差分放大器711；采样电容器721；以及晶体管731。右s/h电路包括：开关702、开关706、开关707和开关708；差分放大器712；采样电容器722；以及晶体管732。以这种方式，这两个s/h输入对来自同一像素但在不同时序相中的输出进行采样，以实现cds。双s/h电路700还包括：电流源740，其被配置成输出电流i1；电阻器750，其具有电阻r1；以及电流模式(currentmode)adc760。差分放大器711的输出是中间输出节点770。
为了对复位信号进行采样，开关702和开关707被闭合，且开关706和开关708被断开。这导致电容器722被充电到vreset-vref这个电压。在电容器722已经充满后，将开关702和开关707断开(切断)以完成采样。为了对数据信号进行采样，执行类似的操作。即，开关701和开关704被闭合，且开关703和开关705被断开。这导致电容器721被充电到vdata-vref这个电压。在电容器721已经充满后，将开关701和开关704断开。
为了将复位信号与数据信号之间的差值转换为电流，将开关703、开关705、开关706和开关08接通。结果，采样的复位电压将会出现在电阻器的右侧，采样的数据电压将会出现在电阻器50的左侧。
因为出现在电阻器750的左右两侧的电压分别为vdata和vreset，所以流过电阻器750的电流是iin＝(vreset-vdata)/r1。该电流流向电流模式adc760的输入，并且被转换成数字值。在该构造中，可以使用任何类型的电流模式adc；例如，可以使用σ-δ型adc来将差值信号高精度地转换成数字值。
从图7中可以看出，来自电流源740的电流被分流，并且流入两个晶体管731和732中。流过晶体管731的电流为iin＝(vreset-vdata)/r1，而晶体管731处的电流为i2＝i1-iin。为了确保双s/h电路700的正确工作，电流源740被这样选定：其使得电流值i1大于对于任何的vreset值和vdata值而言的最大可能值(vreset-vin)/r1。
在双s/h电路700中，电流模式adc760接收作为输入的电流iin＝(vreset-vdata)/r1。这表明cds减法步骤(即，从曝光信号值中减去复位值)是经由电路布置而在模拟域中自动完成的。这是在不需要任何附加电路的前提下发生的。双s/h电路700的构造的另一个优势在于，电流模式adc760以标度因子1/r1来接收信号差值的标度版本。这相当于电路中的增益。因此，可以控制r1(例如，通过使用可变电阻器，或者通过使用可以从中选择的数个电阻器等)来实现各种模拟增益。因此，双s/h电路700具有内置的cds减法功能和模拟增益功能。电流模式adc720的输出是对应于(vreset-vdata)/r1的数字值，并且如果需要，可以在数字域中包括附加增益。
为了实现黑太阳斑检测，差分放大器711的跳变点可以如上所述移位。因此，存在于中间输出节点770处的信号可以被馈送到黑太阳检测电路，因而可以进行判定是否存在黑太阳斑。
图8示出了图7中所示的电路框图的一个实施例。为了便于说明，图8仅示出了像素阵列810中的单个像素，尽管在实际应用中该像素是多达数千万或更多的像素中的一者。因此，图8表示具有如图5a至图5c所示的跳变点控制、且如图2所示进行箝位的双s/h电路700的实施例。为了方便起见，之前参照图2、图5a至图5c以及图7对电路组件的全面说明在这里不再重复。
在图8中，像素阵列810中的像素输出像素信号以作为垂直信号线上的电压vsl，该垂直信号线如上所述被箝位。该信号被输出到一对晶体管s/h电路820，其中一个晶体管s/h电路820也如上所述那样运用跳变点移位。经历了跳变点移位的该晶体管s/h电路的输出由黑太阳斑(bs：blacksunspot)触发器850锁存。当bs触发器850的输出为1时，这表示存在有强辐照，并且通知数字逻辑将输出的像素值设定为最大输出值。
这两个晶体管s/h电路820连接至v2i电路830，如上所述，该v2i电路830包括具有电流i1的电流源和具有电阻r1的电阻器。该电阻器连接在这两个s/h输出之间，因此，该电阻器中的电流(ir)由采样的复位信号与采样的数据信号之间的差值除以r1而得到。也就是，ir＝(vreset-vdata)/r1。
如图8所示，正如在图7的实施例中一样，电流i1在电阻器与接地的源极跟随器pmos晶体管之间分流。因此，在流经电阻器的电流为ir的情况下，流经接地(gnd)晶体管的电流为i1-ir。因此，为了确保正确的电路操作，电流源i1的值被这样选定：使得对于任何的vreset值和vdata值，值i1都大于最大可能值(vreset-vdata)/r1。
电流ir经由另一个源极跟随器pmos晶体管被馈送到adc840(其优选地是电流模式σ-δ型adc)。因此，adc840具有输入电流(vreset-vdata)/r1。如以上关于图7所述，cds减法功能和模拟增益功能这两者因此被内置到该电路中。adc840的输出是对应于(vreset-vdata)/r1的数字值。
adc840不限于电流模式σ-δ型adc，而可以是任何类型的模数转换器。例如，adc840可以是单斜率型adc、快闪型adc、σ-δ型adc、逐次逼近型adc等。优选的，针对adc840，采用的是σ-δ型adc，因为σ-δ型adc利用过采样(oversampling)进行操作，在所述过采样中，每次转换都是许多个高速采样的结果。来自σ-δ型adc的输出可以经过抽选滤波器(decimationfilter)从而生成最终的数字输出。因此，adc840将会具有固有的低通滤波特性，这将有助于减少采样放大器和电阻器噪声。
图9示出了黑太阳斑检测电路的操作的时序图。如上所述的箝位电路在图9中的被标记为“bs箝位接通”的时序期间内被接通。这防止了信号vsl的波形下降得低于预定电压。在该周期结束(即，复位噪声积分周期的开始)时，两个晶体管s/h电路820之中的复位侧s/h电路被用来对初始vsl信号进行采样。之后，用于使跳变点移位的开关被接通，并且例如通过bs触发器850来读取s/h输出以判定vsl信号的变化是否已超过阈值。如果vsl信号的变化已超过阈值，则对于该像素而言，由强辐照引起的黑太阳斑就被被检测出来且被标示。该信息被传递到adc输出，以便该输出可以被设定为最大值。因此，当辐照已经超过正常操作范围时，该电路可防止出现黑斑或灰斑。
<摄像装置>
图10示出了包括诸如上述图像处理电路等图像处理电路的图像传感器1000。该图像传感器包括像素1011(例如，如图1所示的像素)的阵列1010。像素1011位于水平信号线1012和垂直信号线1013彼此交叉的交叉点处。水平信号线1012可操作地连接至在像素阵列外部的位置处的垂直驱动电路1020(也被称为“行扫描电路”)，并且把来自垂直驱动电路1020的信号传送到特定行的像素1011。特定列中的像素把与入射光的量对应的模拟信号输出到垂直信号线1013。出于说明的目的，虽然在图10中实际上仅示出了少量像素1011；但是，实际上，图像传感器1000可以具有高达数千万个像素(“百万像素”或mp)或更多。
垂直信号线1013将特定列的模拟信号传送到列电路1030。尽管图10示出了像素阵列1010中的每列有一条垂直信号线1013，但是本发明不限于此。例如，可以针对每列设置多条垂直信号线1013，或者每条垂直信号线1013可以对应多列。在任何情况下，列电路1030优选地包括多个单独的图像(img)处理电路1031。如图所示，adc电路包括针对每条垂直信号线1013而设的图像处理电路1031；然而，每个图像处理电路可能对应多条垂直信号线1013。
列电路1030由也被称为“列扫描电路”的水平驱动电路1040控制。垂直驱动电路1020、列电路1030和水平驱动电路1040各自从控制器1050接收一个或多个时钟信号。控制器1050控制各种图像传感器组件的时序和操作，以使得来自像素阵列1010的模拟信号(其已经在列电路1030中被转换成数字信号)经由输出电路1060被输出，以供信号处理、存储、传输等。
<结论>
关于本文所述的过程、系统、方法、启发等，应当理解的是，尽管这些过程等的步骤等已被描述为根据某种有序的顺序而发生，但是这些过程可以利用按照不同于本文所述的次序的其他次序而被执行的步骤来实施。还应理解的是，某些步骤可以同时执行、可以添加其它步骤、或者可以省略此处描述的某些步骤。换句话说，这里提供的过程描述是为了说明本发明的某些实施方式，而不应以任何方式解释为限制权利要求。
因此，应当理解的是，上述说明是描述性的而非限制性的。在阅读上述说明时，显然还有除所提供的示例之外的许多实施方式和应用例。本发明的范围不应当参照上述说明来确定，而是应当参照随附的权利要求以及这些权利要求的同等权利的全部范围来确定。预估和考虑到本文所讨论的技术将在未来出现发展，所公开的系统和方法将包含这些未来的实施例。总之，应该理解的是，应用例是可以修改和变形的。
权利要求中使用的所有术语旨在给予其本文所描述的技术领域中的技术人员所能理解的最广泛合理的结构和其普通含义，除非在本文中作出与此相反的明确表示。特别地，诸如“一个”“该”“所述”等单数冠词用法应当理解为列举一个或者多个所表示的元件，除非权利要求列举了相反的明确限制。
本发明的摘要是为了使读者能够迅速确定本技术发明的本质而提供的。在提交摘要时应当理解的是，摘要将不用于解释或限制权利要求的范围或含义。此外，在上述的详细说明中，可以看到，为了使本发明的文字流畅，在各种实施例中将各种特征组合在一起提出。本发明的这种方法不应当被解释为反映了如下发明：所述及的实施方式要求的特征多于在每条权利要求中明确列举的特征。相反，如下述权利要求所反映的，本发明创新性的主题的特征少于单个公开的实施方式的所有特征。因此，随附权利要求在这里被并入本发明的详细说明中，并且每条权利要求作为单独要求权利保护的主题都是独立自主的。