一种滤波校准装置、滤波校准方法和数字接收机与流程

本发明涉及滤波器技术领域，特别涉及一种滤波校准装置、滤波校准方法和数字接收机。

背景技术：

由于片上电容随着工艺、温度等的变化，会导致滤波单元的频率漂移，因此有必要对滤波单元的频率进行校准，以得到所需要的频率。

现有的片内滤波单元的校准方案，主要包括基于有源振荡器(oscillator，osc)的校准方式和基于锁相环(phaselockloop，pll)的校准方式。但是，现有的这两种校准方式，都不同程度的增加了整个接收机系统的设计难度、功耗及成本。

技术实现要素：

为了解决上述技术问题，本发明提供了一种滤波校准装置、滤波校准方法和数字接收机，能够满足现代接收机系统低功耗、低成本、高性能的要求。

为了达到本发明目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种滤波校准装置，包括顺序连接的滤波单元、放大单元和模数转换单元，还包括数字处理单元，其中，

所述数字处理单元，用于记录一个统计周期内模数转换单元输出信号的脉冲数，并将所述脉冲数与预先设置的最小脉冲数和最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述数字处理单元中存储有根据所述滤波单元的目标校准频率、一个统计周期内的时钟信号数、误差脉冲数以及时钟信号频率，预先设置的所述最小脉冲数和最大脉冲数，其中，

最小脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数－误差脉冲数；

最大脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数+误差脉冲数；

所述数字处理单元具体用于：在时钟信号到来时，对所述模数转换单元输出信号的脉冲数进行累加计数；当时钟信号数达到所述一个统计周期内的时钟信号数时，记录所述模数转换单元输出信号的脉冲数，并将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述数字处理单元还用于：

延时预设时间阈值后，重复所述累加计数至输出反馈控制信号过程，直至所述脉冲数在最小脉冲数与最大脉冲数之间。

进一步地，所述反馈控制信号为n比特的反馈控制字，n为大于1的自然数，当反馈控制字取值为i时，i为0至2ⁿ-1中的整数，将所述滤波单元的频率设置为：

频率可调范围的最小值+(频率可调范围的最大值-频率可调范围的最小值)。[i/(2ⁿ-1)]；

所述数字处理单元中的输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率具体用于：

如果所述脉冲数小于最小脉冲数，增大反馈控制字的值并输出至滤波单元，以增大滤波单元的频率；

如果所述脉冲数大于最大脉冲数，减小反馈控制字的值并输出至滤波单元，以减小滤波单元的频率。

进一步地，当所述滤波单元为带通滤波器时，所述目标校准频率为中频；当所述滤波单元为低通滤波器时，所述目标校准频率为3db截止频率。

本发明实施例还提供了一种数字接收机，包括以上任一所述的滤波校准装置。

本发明实施例还提供了一种滤波校准方法，包括：

记录一个统计周期内模数转换单元输出信号的脉冲数；

将所述脉冲数与预先设置的最小脉冲数和最大脉冲数进行比较；

如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述滤波校准方法还包括：

根据所述滤波单元的目标校准频率、所述一个统计周期内的时钟信号数、误差脉冲数以及时钟信号频率，预先设置所述最小脉冲数和最大脉冲数：

最小脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数－误差脉冲数；

最大脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数+误差脉冲数；

在时钟信号到来时，对所述模数转换单元输出信号的脉冲数进行累加计数；当时钟信号数达到一个统计周期内的时钟信号数时，记录所述模数转换单元输出信号的脉冲数；

将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述滤波校准方法还包括：

延时预设时间阈值后，重复所述累加计数至输出反馈控制信号过程，直至所述脉冲数在最小脉冲数与最大脉冲数之间。

进一步地，所述反馈控制信号为n比特的反馈控制字，n为大于1的自然数，当反馈控制字取值为i时，i为0至2ⁿ-1中的整数将所述滤波单元的频率设置为：

频率可调范围的最小值+(频率可调范围的最大值-频率可调范围的最小值)*[i/(2ⁿ-1)]；

如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率，具体包括：

如果所述脉冲数小于最小脉冲数，增大反馈控制字的值并输出至滤波单元，以增大滤波单元的频率；

如果所述脉冲数大于最大脉冲数，减小反馈控制字的值并输出至滤波单元，以减小滤波单元的频率。

本发明的技术方案，具有如下有益效果：

本发明提供的滤波校准装置、滤波校准方法和数字接收机，通过对现有的接收机的模数转换单元的输出信号，进行小部分的数字处理，完成了精度相对较高的滤波单元的校准；同时本发明引入的数字版图面积相对于传统的校准方式基本可以忽略，很好的满足了现代接收机的低功耗、低成本、高性能的要求。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例的滤波校准装置的结构示意图；

图2为本发明的数字接收机系统的结构示意图；

图3为本发明实施例的滤波校准方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

参照图1，本发明实施例提供了一种滤波校准装置，包括顺序连接的滤波单元、放大单元和模数转换单元，还包括数字处理单元，其中，

所述数字处理单元，用于记录一个统计周期内模数转换单元输出信号的脉冲数，并将所述脉冲数与预先设置的最小脉冲数和最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述数字处理单元中存储有根据所述滤波单元的目标校准频率、一个统计周期内的时钟信号数、误差脉冲数以及时钟信号频率，预先设置的所述最小脉冲数和最大脉冲数，其中，

最小脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数－误差脉冲数；

最大脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数+误差脉冲数；

所述数字处理单元具体用于：在时钟信号到来时，对所述模数转换单元输出信号的脉冲数进行累加计数；当时钟信号数达到所述一个统计周期内的时钟信号数时，记录所述模数转换单元输出信号的脉冲数，并将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述数字处理单元还用于，延时预设时间阈值后，重复所述累加计数至输出反馈控制信号过程，直至所述脉冲数在最小脉冲数与最大脉冲数之间。

值得注意的是，本发明中的时钟信号频率必须大于目标校准频率的2倍。根据采样定理(又称奈奎斯特定理)，在进行模拟/数字信号的转换过程中，当采样频率大于信号中最高频率的2倍时，采样之后的数字信号完整地保留了原始信号中的信息。

进一步地，所述反馈控制信号为n比特的反馈控制字，n为大于1的自然数，当反馈控制字取值为i时，i为0至2ⁿ-1中的整数，将滤波单元的频率设置为：

频率可调范围的最小值+(频率可调范围的最大值-频率可调范围的最小值)*[i/(2ⁿ-1)]；

所述数字处理单元具体用于：

如果所述脉冲数小于最小脉冲数，增大反馈控制字的值并输出至滤波单元，以增大滤波单元的频率；

如果所述脉冲数大于最大脉冲数，减小反馈控制字的值并输出至滤波单元，以减小滤波单元的频率。

例如，当n＝5时，反馈控制字bitctrl可以取0至2⁵-1中的整数，即有2⁵种取值，当反馈控制字bitctrl＝<00000>时，将滤波单元的频率设置为频率可调范围的最小值，随着反馈控制字bitctrl取值变大，滤波单元的频率逐渐增大，当反馈控制字bitctrl＝<11111>时，将滤波单元的频率设置为频率可调范围的最大值。因此，本发明的滤波校准装置的校准精度取决于反馈控制字bitctrl的位数n，当n＝5时，控制精度为1/2⁵；当n＝7时，控制精度为1/2⁷，即控制精度<1％；适当选择反馈控制字bitctrl的位数可以达到期望的滤波单元的频率的校准精度。

进一步地，利用二分法增大或减小所述反馈控制字的值。

具体地，本发明所述的利用二分法增大或减小所述反馈控制字的值，包括：

设置最小值front＝0，最大值end＝2ⁿ-1，取初始的反馈控制字bitctrl＝(front+end)/2，

将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数在最小脉冲数与最大脉冲数之间，校准结束；

如果所述脉冲数大于最大脉冲数，将bitctrl-1的值赋给end，并将(front+end)/2的值赋给反馈控制字bitctrl；

如果所述脉冲数小于最小脉冲数，将bitctrl+1的值赋给front，并将(front+end)/2的值赋给反馈控制字bitctrl。

例如，当n＝5时，front＝0，end＝<11111>，初始反馈控制字bitctrl＝<01111>，此次统计过程中，如果所述脉冲数小于最小脉冲数，令front＝<10000>，end＝<11111>，将反馈控制字bitctrl取值为＝<10111>；在下一次统计过程中，如果所述脉冲数大于最大脉冲数，令front＝<10000>，end＝<10110>，将反馈控制字bitctrl取值为<10011>；在再下一次统计过程中，如果所述脉冲数小于最小脉冲数，令front＝<10100>，end＝<10110>，将反馈控制字bitctrl取值为<10101>；直至在该次统计过程中，所述脉冲数在最小脉冲数与最大脉冲数之间，校准结束。

进一步地，当滤波单元为带通滤波器时，所述目标校准频率为中频。

值得说明的是，本发明中所述的中频，指的是带通滤波器通带的中心频率(centerfrequency)f0，中心频率f0＝(f1+f2)/2，f1、f2为带通滤波器输出信号的左、右两边相对峰值下降1db或3db时的频率；带通滤波器的带宽即为(f2-f1)。当带通滤波器的中频变化时，带宽会相应变化。

进一步地，所述带通滤波器可以为复数带通滤波器。

进一步地，当滤波单元为低通滤波器时，所述目标校准频率为3db截止频率。

值得说明的是，本发明中所述的3db截止频率，指的是输出信号的幅度衰减为输入信号幅度的0.707倍时的频率，也就是输出信号的功率衰减为输入信号功率的一半时的频率。在高频端和低频端各有一个3db截止频率，分别称为上截止频率和下截止频率，上截止频率与下截止频率之间的频率范围即为低通滤波器的带宽。

进一步地，所述预设时间阈值为一个统计周期。

进一步地，所述数字处理单元在校准结束后，定期重复所述累加计数至比较过程，当所述脉冲数小于最小脉冲数或大于最大脉冲数时，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

本发明的数字处理单元为纯数字模块，功耗及数字版图面积较整个接收机而言基本可以忽略，很好的满足了现代无线接收机的低功耗、低成本、高性能的要求。本发明克服了滤波单元电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化，防止了滤波单元的频率漂移对接收机性能的影响。本发明可以广泛应用于零中频/低中频/超外差/极低中频等无线通信射频芯片架构及soc芯片架构中。

本发明还公开了一种数字接收机，包括以上任一项所述的滤波校准装置。

图2是本发明的一种数字接收机系统的结构示意图；如图2所示，本发明的数字接收机系统从接收机的天线端接收电磁波信号，经前端第一级放大器放大后，由片外声表面波滤波器滤波，再经过第二级放大器进行第二级信号放大，然后由正交下变频混频器实现频率下变频到中频或者零中频的信号，该变频后的中频或者零中频信号经过片内滤波单元将无用或者干扰信号滤除，最后经过片内可调增益放大单元放大后，由模数转换单元转换为数字基带可直接利用的数字信号。数字处理单元，根据滤波单元的目标校准频率、一个统计周期内的时钟信号数、误差脉冲数以及时钟信号频率，预先设置一个统计周期内，模数转换单元输出信号的最小脉冲数和最大脉冲数，

最小脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数－误差脉冲数；

最大脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数+误差脉冲数；

在时钟信号到来时，对模数转换单元输出信号的脉冲数进行累加计数；当时钟信号数达到一个统计周期内的时钟信号数时，记录所述模数转换单元输出信号的脉冲数，并将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小片内滤波单元的频率，并延时预设时间阈值后，重复所述累加计数至输出反馈控制信号过程，直至所述脉冲数在最小脉冲数与最大脉冲数之间。

在该过程中片内滤波单元的主要作用是滤除带外干扰信号和噪声信号，提高下变频后的信号质量。本发明通过数字处理单元的校准过程，提高了片内滤波单元的带宽及中频准确性，同时提高了片内滤波单元滤除带外干扰信号和噪声信号的能力。

参照图3，本发明实施例提供了一种滤波校准方法，包括如下步骤：

记录一个统计周期内模数转换单元输出信号的脉冲数；

将所述脉冲数与预先设置的最小脉冲数和最大脉冲数进行比较；

如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述滤波校准方法还包括：

根据滤波单元的目标校准频率、一个统计周期内的时钟信号数、误差脉冲数以及时钟信号频率，预先设置所述最小脉冲数和最大脉冲数：

最小脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数－误差脉冲数；

最大脉冲数＝(目标校准频率/时钟信号频率)*时钟信号数+误差脉冲数；

在时钟信号到来时，对模数转换单元输出信号的脉冲数进行累加计数；当时钟信号数达到一个统计周期内的时钟信号数时，记录所述模数转换单元输出信号的脉冲数；

将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

进一步地，所述滤波校准方法还包括：

延时预设时间阈值后，重复所述累加计数至输出反馈控制信号过程，直至所述脉冲数在最小脉冲数与最大脉冲数之间。

值得注意的是，本发明中的时钟信号频率必须大于目标校准频率的2倍。根据采样定理(又称奈奎斯特定理)，在进行模拟/数字信号的转换过程中，当采样频率大于信号中最高频率的2倍时，采样之后的数字信号完整地保留了原始信号中的信息。

进一步地，所述反馈控制信号为n比特的反馈控制字，n为大于1的自然数，当反馈控制字取值为i时，i为0至2ⁿ-1中的整数，将滤波单元的频率设置为：

频率可调范围的最小值+(频率可调范围的最大值-频率可调范围的最小值)*[i/(2ⁿ-1)]；

如果所述脉冲数小于最小脉冲数或大于最大脉冲数，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率，具体包括：

如果所述脉冲数小于最小脉冲数，增大反馈控制字的值并输出至滤波单元，以增大滤波单元的频率；

如果所述脉冲数大于最大脉冲数，减小反馈控制字的值并输出至滤波单元，以减小滤波单元的频率。

例如，当n＝5时，反馈控制字bitctrl可以取0至2⁵-1中的整数，即有2⁵种取值，当反馈控制字bitctrl＝<00000>时，将滤波单元的频率设置为频率可调范围的最小值，随着反馈控制字bitctrl取值变大，滤波单元的频率逐渐增大，当反馈控制字bitctrl＝<11111>时，将滤波单元的频率设置为频率可调范围的最大值。因此，本发明的滤波校准方法的校准精度取决于反馈控制字bitctrl的位数n，当n＝5时，控制精度为1/2⁵；当n＝7时，控制精度为1/2⁷，即控制精度<1％；适当选择反馈控制字bitctrl的位数可以达到期望的滤波单元的频率的校准精度。

进一步地，利用二分法增大或减小所述反馈控制字的值。

具体地，本发明所述的利用二分法增大或减小所述反馈控制字的值，包括：

设置最小值front＝0，最大值end＝2ⁿ-1，取初始的反馈控制字bitctrl＝(front+end)/2，

将所述脉冲数与最小脉冲数、最大脉冲数进行比较，如果所述脉冲数在最小脉冲数与最大脉冲数之间，校准结束；

如果所述脉冲数大于最大脉冲数，将bitctrl-1的值赋给end，并将(front+end)/2的值赋给反馈控制字bitctrl；

如果所述脉冲数小于最小脉冲数，将bitctrl+1的值赋给front，并将(front+end)/2的值赋给反馈控制字bitctrl。

例如，当n＝5时，front＝0，end＝<11111>，初始反馈控制字bitctrl＝<01111>，此次统计过程中，如果所述脉冲数小于最小脉冲数，令front＝<10000>，end＝<11111>，将反馈控制字bitctrl取值为＝<10111>；在下一次统计过程中，如果所述脉冲数大于最大脉冲数，令front＝<10000>，end＝<10110>，将反馈控制字bitctrl取值为<10011>；在再下一次统计过程中，如果所述脉冲数小于最小脉冲数，令front＝<10100>，end＝<10110>，将反馈控制字bitctrl取值为<10101>；直至在该次统计过程中，所述脉冲数在最小脉冲数与最大脉冲数之间，校准结束。

进一步地，当滤波单元为带通滤波器时，所述目标校准频率为中频。

值得说明的是，本发明中所述的中频，指的是带通滤波器通带的中心频率(centerfrequency)f0，中心频率f0＝(f1+f2)/2，f1、f2为带通滤波器输出信号的左、右两边相对峰值下降1db或3db时的频率；带通滤波器的带宽即为(f2-f1)。当带通滤波器的中频变化时，带宽会相应变化。

可选地，所述带通滤波器可以为复数带通滤波器。

进一步地，当滤波单元为低通滤波器时，所述目标校准频率为3db截止频率。

值得说明的是，本发明中所述的3db截止频率，指的是输出信号的幅度衰减为输入信号幅度的0.707倍时的频率，也就是输出信号的功率衰减为输入信号功率的一半时的频率。在高频端和低频端各有一个3db截止频率，分别称为上截止频率和下截止频率，上截止频率与下截止频率之间的频率范围即为低通滤波器的带宽。

进一步地，所述预设时间阈值为一个统计周期。

进一步地，所述滤波校准方法还包括：在校准结束后，定期重复所述累加计数至比较过程，当所述脉冲数小于最小脉冲数或大于最大脉冲数时，输出反馈控制信号至滤波单元，以增大或减小滤波单元的频率。

本发明的滤波校准装置、滤波校准方法和数字接收机，采用纯数字处理方法对滤波单元的频率进行校准，数字处理单元的功耗及版图面积较整个接收机而言基本可以忽略，很好的满足了现代无线接收机的低功耗、低成本、高性能的要求；本发明克服了滤波单元电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化，防止了滤波单元的频率漂移对接收机性能的影响；本发明可以广泛应用于零中频/低中频/超外差/极低中频等无线通信射频芯片架构及soc芯片架构中。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。