成像装置和放射线照相成像系统的制作方法

本公开涉及成像装置和放射线照相成像系统。

背景技术：

应用于放射线照相成像系统中的成像装置具有以矩阵形式布置的多个像素，并且每个像素都配置为输出取决于放射线或光的电信号。这种成像装置还具有多个行选择线和多个列信号线，所述多个行选择线在列方向上排列并且电连接到行方向上的多个像素，所述多个列信号线在行方向上排列并且电连接到列方向上的多个像素。所述多个列信号线通过列选择开关电连接到输出信号线，以及输出放大器电连接到输出信号线并且配置为对传送到输出信号线的信号执行阻抗转换。电连接到多个行选择线的行选择电路逐行地选择多个像素。在一行中的多个像素正被选择的时间段期间，电连接到多个列选择开关的列选择电路通过输出信号线和输出放大器顺序地从所述一行中的像素输出电信号。

关于这样的成像装置，日本专利特开no.11-069231公开了在从来自一行的最后被选列中的像素的电信号的输出到来自下一行的第一被选列中的像素的电信号的输出的时间段期间，所请求的参考电压被供给到输出放大器的输入端。因为最后被选列中的像素和第一被选列中的像素被定位成彼此远离，所以从这些像素输出的电信号可能极大地不同。在这样的情况下，来自最后被选列中的像素的电信号可能对来自第一被选列中的像素的电信号有影响。特别是在成像装置以高扫描速度扫描并且输出放大器没有足够的建立时间的情况下，该影响可能表现为图像伪像。特别是在这种情况下，每次从像素输出电信号时都供给所请求的参考电压可能使输出放大器的建立时间明显不足。因此，为了减小影响，可以在对输出放大器进行重置的时间段期间将所请求的参考电压供给输出放大器的输入端。

另一方面，具有可以从其非破坏性地读出(或输出)取决于放射线或光的电信号的像素的成像装置已经是已知的。日本专利特开no.2013-162164公开了具有多个像素的成像装置，所述多个像素以矩阵布置，并且可以对所述多个像素执行非破坏性的读出，在非破坏性读出中，在一行中的像素正被选择的时间段期间，电信号多次从所述一行中的像素被非破坏性地读出。该处理被称为多次非破坏性的读出处理。日本专利特开no.2013-162164公开了将多次非破坏性地读取的电信号求平均以减小噪声。日本专利特开no.2015-012546公开了具有多个像素的成像装置，所述多个像素以矩阵形式布置，并且可以以不同的灵敏度对所述多个像素执行多次非破坏性读出。日本专利特开no.2015-012546公开了可以获得具有动态范围的图像，该动态范围基于通过当一行中的像素正被选择时的时间段期间执行的多次非破坏性读出所获得的电信号扩展。

然而，如日本专利特开no.2013-162164和日本专利特开no.2015-012546中的在一行中的像素正被选择的时间段期间电信号被多次从所述一行中的像素非破坏性地读取的成像装置可能需要考虑关于要如何重置该成像装置中的输出放大器。

技术实现要素：

因此，本公开提供了成像装置，在该成像装置中，在一行中的像素正被选择的时间段期间可以从所述一行中的像素多次非破坏性地读取电信号，并且该成像装置具有足以抑制由于影响而导致的图像伪像的建立时间。根据本公开的一方面的成像装置包括：以矩阵形式布置的多个像素，所述多个像素中的每个像素都配置为生成取决于放射线或光的电信号，并且配置为使得电信号能够被非破坏性地读出；输出放大器，配置为顺序地输出从所述多个像素非破坏性地读出的电信号；以及控制单元，配置为在来自一帧图像数据的电信号正从所述多个像素被非破坏性地读出的时间段中，多次执行非破坏性的读出处理以用于从所述多个像素的第一行的像素非破坏性地读出电信号，以及多次执行非破坏性的读出处理以用于从与第一行相邻的第二行的像素非破坏性地读出电信号。在这种情况下，控制单元在对第一行的像素多次执行非破坏性的读出处理的时间段中对输出放大器进行重置。

根据以下参照附图的对示例性实施例的描述，本发明的其它的特征将变得清楚。下面描述的本发明的实施例中的每个实施例都可以单独实现，或者，在必要的情况下或者在在一个实施例中组合来自单独的实施例的要素或特征是有益的的情况下，下面描述的本发明的实施例中的每个实施例都可以实现为多个实施例或其特征的组合。

附图说明

图1是例示根据第一实施例的放射线照相成像系统的示意性框图。

图2是例示一个像素的配置的示例的示意性电路图。

图3是例示成像装置的示例操作的时序图。

图4是例示根据第一实施例的半导体基板的示例内部结构的示意性电路图。

图5是例示根据第一实施例的示例电路基板的示意性电路图。

图6是例示根据第一实施例的成像装置中的控制的时序图。

图7是例示差分放大器的反相输入端子的电压变化的特性图。

图8是例示根据第二实施例的放射线照相成像系统的示意性框图。

图9是例示根据第二实施例的示例电路基板的示意性电路图。

图10是例示根据第二实施例的半导体基板的示例内部结构的示意性电路图。

图11是例示根据第二实施例的电压供给单元的示意性电路图。

图12是例示根据第二实施例的控制的流程图。

图13是例示根据第二实施例的成像装置中的控制的时序图。

图14是例示根据第三实施例的半导体基板的示例内部结构的示意性电路图。

图15是例示根据第三实施例的示例电路基板的示意性电路图。

图16是例示根据第三实施例的成像装置中的控制的时序图。

具体实施方式

下面将参照附图详细描述用于实施本公开的模式。应注意，放射线通常可以是x射线，但是也可以是α射线、β射线或γ射线。

第一实施例

首先，将参照图1来描述包括成像装置的放射线照相成像系统。图1是放射线照相成像系统的示意性框图。

图1例示了成像装置100、图像处理设备101、图像显示装置102、x射线发生器(放射线发生器)103以及x射线管104。在照相时，控制设备(未示出)控制使得成像装置100和x射线发生器103可以彼此同步。已经透射通过物体的x射线被闪烁器(未例示出)转换为可见光，被基于光量光电转换，然后被a/d转换。此后，将与x射线照射相对应的帧图像数据从成像装置100传输到图像处理设备101。在所传输的帧图像数据经过图像处理之后，所得的放射线照相图像在图像显示装置102上实时地显示。

成像装置100内部包含平板传感器105。平板传感器105具有在基底(未示出)上以7列×2行的矩阵平铺的矩形半导体基板120(例如，在图4中示出)。半导体基板120中的每一个都是具有单晶半导体(诸如硅半导体晶圆)的成像基板，并且包括以矩阵形式布置的多个像素。用作联合区域传感器的半导体基板120上具有以相等间距二维地布置的像素。像素以相等间距跨半导体基板120之间的边界平铺。外部电路基板通过以矩阵形式布置的外部端子(电极焊盘)连接到平板传感器105的上边缘和下边缘。这里，成像装置100还包括电压供给单元121，该电压供给单元121配置为供给参考电压。下面将详细描述电压供给单元121。

控制单元109配置为与图像处理设备101之间传输控制命令和同步信号，以及将图像数据传送到图像处理设备101。成像控制单元109还可以具有对平板传感器的控制功能，以及配置为控制平板传感器的驱动和控制照相模式。成像控制单元109配置为将来自成像装置100内的多个a/d转换器108的经a/d转换的数字图像数据合成为帧数据，以及将所得数据传输到图像处理设备101。成像控制单元109对应于根据本公开的控制电路。

命令控制接口110可用于将照相模式设置、参数设置、照相开始设置以及照相完成设置从图像处理设备101传输到成像控制单元109，以及可用于将例如成像装置的状态从成像控制单元109传输到图像处理设备101。图像数据接口111可用于将所获得的图像数据从成像控制单元109传送到图像处理设备101。ready信号112是指示已经获得了成像装置100准备好照相的状态的信号，该信号是从成像控制单元109向图像处理设备101通知的。外部同步信号113是当图像处理设备101从成像控制单元109接收到ready信号112时向成像控制单元109通知用于x射线曝光的时间点的信号。在正在启用曝光许可信号114的同时，将曝光信号从图像处理设备101传送到x射线发生器103。

接着，将参照图2来描述成像装置中的一个像素的配置的示例。像素p可以包括转换单元cp、放大单元ap、重置单元rp、第一保持单元sh1、第二保持单元sh2、第三保持单元sh3、第一输出单元op1、第二输出单元op2以及第三输出单元op3。

转换单元cp可以具有光电二极管pd、晶体管m1、浮置扩散电容器cfd(以下称为fd电容器cfd)以及灵敏度切换附加电容器cfd′。光电二极管pd是光电转换元件，并且配置为将根据作为波长转换元件的闪烁器中照射的放射线而生成的光转换为电信号。换言之，转换单元可以具有转换元件，该转换元件包括配置为将放射线转换成光的波长转换元件以及配置为将光转换成电荷的光电转换元件。然而，可以代替地提供配置为直接将放射线转换成电荷的转换元件。更具体地说，在光电二极管pd中生成取决于光的量的电荷，以及将fd电容器cfd中的取决于所生成的电荷的量的电压输出到放大单元ap。灵敏度切换电容器cfd′用于切换对到像素p的放射线的灵敏度，以及通过晶体管m1(开关元件)连接到光电二极管pd。wide信号的激活使晶体管m1进入传导状态，并且fd电容器cfd和电容器cfd′的合成电容的电压被输出到放大单元ap。换言之，晶体管m1的传导状态可以被控制为使得第一信号和第二信号能够被输出到放大单元ap，第一信号是取决于由具有第一灵敏度的转换单元cp所转换的电荷的电压，第二信号是取决于由具有不同于第一灵敏度的第二灵敏度的转换单元所转换的电荷的电压。

放大单元ap具有第一控制晶体管m3、第一放大晶体管m4、箝位电容器cc、第二控制晶体管m6、第二放大晶体管m7以及恒流源。第一控制晶体管m3、第一放大晶体管m4和恒流源(诸如具有电流镜配置的晶体管)串联连接以形成电流路径。要被输入到第一控制晶体管m3的栅极的使能信号en的激活改变第一放大晶体管m4的操作状态，第一放大晶体管m4从转换单元cp接收电压。因此，源极跟随器电路形成为使得通过放大来自转换单元cp的电压而获得的电压可以从第一放大晶体管m4输出。从第一放大晶体管m4输出的电压通过箝位电容器ccl输入到第二放大晶体管m7。第二控制晶体管m6、第二放大晶体管m7和恒流源串联连接以形成电流路径。要被输入到第二控制晶体管m6的栅极的使能信号en的激活改变第二放大晶体管m7的操作状态，第二放大晶体管m7从第一放大晶体管m4接收电压。因此，源极跟随器电路被形成为使得通过放大来自第一放大晶体管m4的电压而获得的电压可以从第二放大晶体管m7输出。箝位电容器ccl串联连接在第一放大晶体管m4和第二放大晶体管m7之间。将连同下面将描述的重置单元rp的描述一起来描述将由箝位电容器ccl执行的箝位操作。

重置单元rp包括第一重置晶体管m2和第二重置晶体管m5。响应于pres信号的激活，第一重置晶体管m2将预定电位供给到光电二极管pd，对光电二极管pd中的电荷进行初始化，以及对要输出到放大单元ap的电压进行重置。第二重置晶体管m5将预定电位供给到箝位电容器ccl和第二放大晶体管m7之间的连接节点，以使得要从第二放大晶体管m7输出的电压可以被重置。将取决于当由第一重置晶体管m2引起重置时来自转换单元cp的电压的电压输入到箝位电容器ccl的端子n1。箝位信号pcl的激活使第二重置晶体管m5进入传导状态，并且作为预定电位的箝位电压vcl输入到箝位电容器ccl的端子n2。这引起了将箝位电容器ccl的端子n1和n2之间的电位差作为噪声分量进行箝位，并且由光电二极管pd中的电荷的后续发生和累积引起的电压变化量作为信号分量被输出。这对应于使用箝位电容器ccl的箝位操作，该箝位操作可以抑制噪声分量，诸如转换单元cp中发生的ktc噪声以及第一放大晶体管m4中的偏移。

第一保持单元sh1是配置为保持通过由放大单元ap放大由具有第一灵敏度的转换单元cp所转换的电荷而获得的第一信号的采样保持电路，并且包括第一传输晶体管m8和第一保持电容器cs1。更具体地说，通过使用控制信号ts1来切换第一传输晶体管m8的状态(传导状态或非传导状态)以使得可以执行采样，其中通过由放大单元ap放大由具有第一灵敏度的转换单元cp所转换的电荷而获得的第一信号被传输到电容器cs1并且被保持在电容器cs1中。第一输出单元op1包括第一信号放大晶体管m10和第一输出开关sw9。第一信号放大晶体管m10是配置为输出通过放大第一保持电容器cs1中所保持的电压而获得的信号的晶体管。第一输出开关sw9是配置为传输从第一信号放大晶体管m10输出的信号的开关。更具体地说，输入到第一输出开关sw9的控制信号vsr使第一输出开关sw9进入传导状态，以使得恒流源(未例示出)和后一级中的第一信号放大晶体管m10可以形成源极跟随器电路。因此，通过第一输出单元op1，像素p可以输出基于第一保持电容器cs1中所保持的第一信号或电压的第一输出信号s1。

第二保持单元sh2是配置为保持通过由放大单元ap放大由具有不同于第一灵敏度的第二灵敏度的转换单元cp所转换的电荷而获得的第二信号的采样保持电路，并且包括第二传输晶体管m11和第二保持电容器cs2。更具体地说，通过使用控制信号ts2来切换第二传输晶体管m11的状态(传导状态或非传导状态)，以使得可以执行采样，其中通过由放大单元ap放大由具有第二灵敏度的转换单元cp所转换的电荷而获得的第二信号被传输到电容器cs2，并且被保持在电容器cs2中。第二输出单元op2包括第二信号放大晶体管m13和第二输出开关sw12。第二信号放大晶体管m13是配置为输出通过放大第二保持电容器cs2中所保持的电压而获得的信号的晶体管。第二输出开关sw12是配置为传输从第二信号放大晶体管m13输出的信号的开关。更具体地说，输入到第二输出开关sw12的控制信号vsr使第二输出开关sw12进入传导状态，以使得恒流源(未示出)和后一级中的第二信号放大晶体管m13可以形成源极跟随器电路。因此，通过第二输出单元op2，像素p可以输出基于第二保持电容器cs2中所保持的第二信号或电压的第二输出信号s2。

第三保持单元sh3是配置为保持放大单元ap的偏移信号的采样保持电路，并且包括第三传输晶体管m14和第三保持电容器cn。更具体地说，通过使用控制信号tn来切换第三传输晶体管m14的状态(传导状态或非传导状态)以使得可以执行采样，其中放大单元ap的偏移信号被传输到电容器cn，并且被保持在电容器cn中。第三输出单元op3包括第三信号放大晶体管m16和第三输出开关sw15。第三信号放大晶体管m16是配置为输出通过放大第三保持电容器cn中所保持的电压而获得的信号的晶体管。第三输出开关sw15是配置为传输从第三信号放大晶体管m16输出的信号的开关。更具体地说，输入到第三输出开关sw15的控制信号vsr使第三输出开关sw15进入传导状态，以使得恒流源(未示出)和后一级中的第三信号放大晶体管m16可以形成源极跟随器电路。因此，通过第三输出单元op3，像素p可以输出基于偏移信号的第三输出信号n。

通过第一输出单元op1至第三输出单元op3，第一信号至第三信号可以从像素p被非破坏性地读出多次。多个如上所述的像素p以矩阵布置在平板传感器105中。

接着，参照图3，将描述成像装置中的多个像素的示例操作。这里，将信号en、ts1、ts2、pres、pcl、tn和wide从成像控制单元109共同地供给到多个像素p。因此，对所述多个像素p共同地执行下面将描述的重置驱动rd和采样驱动sd。

将开始设置限定在时间t1处，并且从时间t2开始驱动。下面将描述从时间t2开始的重置驱动rd。重置驱动rd是用于执行重置操作和箝位操作的驱动。首先，在时间t2，信号en变为具有高电平，使得第一放大晶体管m4和第二放大晶体管m7被启用。接着，在时间t3，信号wide和信号pres变为具有高电平，使得晶体管m1可以被接通，并且光电二极管pd因此电连接到参考电压vres。接着，在时间t4，信号pcl变为具有高电平，使得晶体管m5被接通，并且参考电压vcl因此连接到箝位电容器ccl的第二放大晶体管m7侧。信号ts1、ts2和tn同时变为具有高电平，使得第一传输晶体管m8、第二传输晶体管m11和第三传输晶体管m14被接通。在时间t5，信号pres和信号wide变为具有低电平，使得重置完成，并且重置电压被设置在箝位电容器ccl的第一放大晶体管m4侧。因为晶体管m1的导通状态，附加电容器cfd′使晶体管m1侧也保持在重置电压，这防止不确定电压的发生。在时间t6，晶体管m5被关断，取决于参考电压vcl和参考电压vres之间的差电压的电荷累积在箝位电容器ccl中，并且箝位操作完成。将第一传输晶体管m8、第二传输晶体管m11和第三传输晶体管m14关断，并且将在当参考电压vcl被设置在第一保持电容器cs1、第二保持电容器cs2和第三保持电容器cn中时的参考电压信号采样保持。这可以减小后像效应。重置驱动rd完成，并且具有光电二极管pd和fd电容器cfd的光电转换单元的累积从时间t6开始。因为累积状态，成像控制单元109使得曝光许可信号能够被传送到图像处理设备111，并且请求曝光x射线。在时间t7，信号en变为具有低电平，以及第一放大晶体管m4和第二放大晶体管m7被禁用。重置驱动rd对所述多个像素中的所有像素是共同地执行的。随后要执行的重置驱动对所述多个像素中的所有像素也是共同地控制的。在平铺的半导体基板上，在相同的时间点以及在相同的时间段中对平铺的多个成像元件的所有像素共同地执行重置驱动以防止活动影像捕捉操作期间由成像元件和扫描线之间的切换时间偏差引起的图像偏差。此后，执行共同曝光以累积电荷，并且将在像素电路中的光电二极管pd中生成的光电荷累积在fd电容器cfd中。

接着，将描述从时间t11开始的采样驱动sd。在时间t11，信号en变为具有高电平，使得累积在fd电容器cfd中的电荷作为电压通过箝位电容器ccl从作为源极跟随器操作的第一放大晶体管m4输出到第二放大晶体管m7。接着，在时间t12，信号ts1变为具有高电平，并且第一传输晶体管m8被接通。因此，取决于fd电容器cfd中累积的电荷的光学信号通过第二放大晶体管m7被共同地传输到第一保持电容器cs1。此时的光学信号是在高灵敏度模式下获得的信号，因为它将信号wide变为具有低电平。因为采样保持操作已经开始，所以成像控制单元109在时间t13禁用对图像处理设备111的曝光许可信号，这禁止x射线曝光。在时间t14，信号ts1变为具有低电平，并且第一传输晶体管m8被关断。因此，将高灵敏度模式下的光电荷信号采样保持在第一保持电容器cs1中。接着，在时间t15，信号wide变为具有高电平，并且晶体管m1被接通。因为晶体管m1被接通，所以浮置扩散部分可以具有增大的电容，使得像素的灵敏度从高灵敏度模式变为低灵敏度模式。因此，因为浮置扩散部分的电容增大了相当于附加的电容器cfd′的量，所以pd中剩余的电荷信息也可以被读出。接着，在时间t16，信号ts2变为具有高电平，并且第二传输晶体管m11被接通。因此，低灵敏度模式下的光学信号通过第二放大晶体管m7被共同传输到第二保持电容器cs2。在时间t17，信号ts2变为具有低电平，并且第二传输晶体管m11被关断。因此，将低灵敏度模式下的光电荷信号采样保持在第二保持电容器cs2中。接着，在时间t18，信号pres变为具有高电平，以及第一重置晶体管m2被接通。然后，fd电容器cfd和附加的电容器cfd′被重置为参考电压vres。接着，在时间t19，信号pcl变为具有高电平。具有叠加在电压vcl和电压vres之间的差电压上的重置噪声的电荷累积在箝位电容器ccl中。在时间t20，信号pres变为具有低电平，并且重置操作完成。信号wide也变为具有低电平，并且附加的电容器cfd′具有固定电位。在时间t21，信号tn变为具有高电平，并且第三传输晶体管m14被接通。因此，将在当设置参考电压vcl时的偏移信号传输到第三保持电容器cn。接着，在时间t22，信号tn变为具有低电平，并且第三传输晶体管m14被关断。因此，将偏移信号采样保持在第三保持电容器cn中。在时间t23，信号pcl变为具有低电平。在时间t24，信号en变为具有低电平。因此，采样驱动sd完成。采样驱动sd对所述多个像素中的所有像素是共同执行的。随后的采样驱动也在该时间点被控制。在采样驱动sd之后，在时间t31再次执行重置驱动rd，然后开始下一帧中的光电二极管pd中的累积。

应注意，图2中的像素中的光电二极管pd中的累积是在图3所示时间t6和t23处开始的。累积在时间t14结束。可以在从时间t17到时间t31的时间段中从传感器读出信号。在采样驱动sd完成之后，对像素执行读出处理ro。读出处理可以在采样保持操作之后立即执行，使得直到图像显示的延迟可以尽可能地短。

接着，将参照图4来描述半导体基板120中的每个的内部结构的示例。半导体基板120包括多个像素p、垂直扫描电路403和水平扫描电路404，垂直扫描电路403配置为驱动像素p，水平扫描电路404配置为从像素p读取信号。垂直扫描电路403和水平扫描电路404可以包括例如移位寄存器，并且基于来自控制单元109的控制信号进行操作。垂直扫描电路403配置为通过控制线405向像素p输入控制信号vsr，并且基于控制信号vsr来逐行地驱动像素p。换言之，垂直扫描电路403用作行选择电路，并且逐行地选择像素p以从其读取信号。水平扫描电路404用作列选择电路，并且基于控制信号hsr来逐列地选择像素p，并且使像素p顺序地输出信号(水平传输)。半导体基板120还具有端子es1、端子es2和端子en，端子es1配置为读出像素p中的每个像素中的电容器cs1中所保持的第一信号，端子es2配置为读出电容器cs2中所保持的第二信号，端子en配置为读出电容器cn中所保持的电压。半导体基板120中的每个都还具有选择端子ecs。响应于通过端子ecs接收到的激活信号，可以通过端子es1、es2和en从半导体基板120中的像素p读出信号。

更具体地说，像素p中的每个像素都具有端子s1、s2和n，端子s1、s2和n分别连接到与这些端子相对应的列信号线406至408。列信号线406至408通过开关swh连接到模拟输出线409至411，开关swh响应于来自水平扫描电路404的控制信号进入传导状态。模拟输出线409至411中的信号通过开关swcs从端子es1、es2和en输出，开关swcs响应于端子ecs所接收的信号进入传导状态。

半导体基板120中的每个都还具有端子hst、clkh、vst和clkv，这些端子配置为接收用于控制垂直扫描电路403和水平扫描电路404的控制信号。端子hst配置为接收输入到水平扫描电路404的开始脉冲。端子clkh配置为接收输入到水平扫描电路404的时钟信号。端子vst配置为接收输入到垂直扫描电路403的开始脉冲。端子clkv配置为接收输入到垂直扫描电路403的时钟信号。这些控制信号从下面将描述的控制单元109输入。水平扫描电路404配置为基于输入到水平扫描电路404的开始脉冲和时钟信号来生成并输出控制信号hsr。垂直扫描电路403配置为基于输入到垂直扫描电路403的开始脉冲和时钟信号来生成并输出控制信号vsr。因此，根据x-y地址方法从像素顺序地读取第一信号或第一输出信号、第二输出信号和第三输出信号。换言之，在半导体基板120中，逐行地控制像素p，并且逐列地输出(或水平地传输)保持单元中所保持的信号以用于信号读取。这里，输入到水平扫描电路404的开始脉冲对应于列选择开始信号，输入到垂直扫描电路403的开始脉冲对应于行选择开始信号。根据本公开的控制单元包括成像控制单元109、垂直扫描电路403和水平扫描电路404，在该配置中，垂直扫描电路403是行选择电路，水平扫描电路404是列选择电路。

接着，参照图5，将描述包括输出放大器的电路基板的示例。电路基板包括差分放大器107和a/d转换器108，差分放大器107是输出放大器。第一开关m50布置在端子s1和差分放大器107的反相输入端子之间，端子s1电连接到半导体基板120的端子es1。第二开关m51布置在端子s2和差分放大器107的反相输入端子之间，端子s2电连接到半导体基板120的端子es2。第三开关m52布置在端子vcex和差分放大器107的反相输入端子之间，端子vcex电连接到电压供给单元121。另一方面，第四开关m53布置在端子n和差分放大器107的非反相输入端子之间，端子n电连接到半导体基板120的端子en。第五开关m54布置在端子vcex和差分放大器107的非反相输入端子之间，端子vcex电连接到电压供给单元121。a/d转换器108电连接到差分放大器107的输出，并且配置为响应于控制信号adclk来将模拟信号转换为数字信号。根据来自成像控制单元109的控制信号至分别地控制第一开关m50至第五开关m54的传导/非传导。

接着，参照图6，将描述本公开的独特的控制。从成像控制单元109供给下面将描述的控制信号至这里，在正在执行读出处理时，芯片选择端子cs始终具有高电平。首先，在时间t100，信号变为具有高电平，并且垂直扫描电路403被设置为从行选择线v1开始。信号对应于行选择开始信号。在时间t110，信号变为具有高电平，并且行选择线v1被选择。接着，在时间t111，信号变为具有高电平，并且水平扫描电路404被设置为从列选择线h1开始。信号对应于列选择开始信号。同时，信号和变为具有高电平，并且参考电压通过端子vcex从电压供给单元121输入到差分放大器107的反相输入端和非反相输入端。因为端子vcex的阻抗充分低于模拟输出线409至411的阻抗，所以差分放大器107的反相输入端子和非反相输入端子稳定在参考电压。这使作为输出放大器的差分放大器107重置。接着，在时间t112，信号和变为具有低电平，并且信号和变为具有高电平。这将端子s2(即，低灵敏度模式下的输出)连接到差分放大器107的反相输入端子，并且将接收偏移信号的端子n电连接到差分放大器107的非反相输入端子。同时，信号变为具有高电平，并且列选择线h1被选择。因此，将从像素(1,1)输出的第二输出信号s2和偏移信号n输入到差分放大器107。接着，在时间t113，信号变为具有高电平，以及a/d转换在a/d转换器108中执行。因此，将像素(1,1)中的高灵敏度模式下的经a/d转换的数字图像数据adout传送到成像控制单元109。接着，在时间t114，信号再次变为具有高电平，并且列选择线h2被选择。因此，将高灵敏度模式下的数字图像数据adout从像素(2,1)传送到成像控制单元109。该处理对n列重复进行，以使得在低灵敏度模式下从一行的像素读出信号。接着，在时间t116，信号和变为具有低电平。同时，信号和再次变为具有高电平，参考电压通过端子vcex从电压供给单元121输入到差分放大器107的反相输入端子和非反相输入端子。因此，作为输出放大器的差分放大器107被重置。同时，信号变为具有高电平，并且水平扫描电路404再次被设置为从列选择线h1开始。然后，释放hn的选择。换言之，在一行的多个像素被选择的从时间t110到时间t121的时间段中，差分放大器107根据信号被重置，信号是用于开始将对所述一行的像素执行的多次非破坏性的读出处理中的第二及后续非破坏性的读出处理的指令。换言之，在正在对一行的像素执行非破坏性的读出处理时，差分放大器107响应于信号被重置。接着，在时间t117，信号和变为具有低电平，并且信号和变为具有高电平。高灵敏度模式下的输出连接到差分放大器107的反相输入端子，并且偏移信号n连接到差分放大器107的非反相输入端子。同时，信号变为具有高电平，并且列选择线h1被选择。将从像素(1,1)输出的第一输出信号s1和偏移信号n输入到差分放大器107。接着，在时间t119，信号变为具有高电平，并且a/d转换在a/d转换器108中执行。像素(1,1)中的低灵敏度模式下的经a/d转换的数字图像数据adout被传送到成像控制单元109。接着，在时间t120，信号变为具有高电平，并且列选择线h2被选择。像素(2,1)中的高灵敏度模式下的数字图像数据adout以与对像素(1,1)执行的处理相同的方式被传送到成像控制单元109。在如低灵敏度模式下的那些处理那样对一行执行n次处理之后的时间t121，信号再次变为具有高电平，并且行选择线v2被选择。以与行选择线v1的驱动相同的方式驱动行选择线v2，并且重复该处理m次。直到时间t130，所有像素中的低灵敏度模式和高灵敏度模式下的数字图像数据都被传送到成像控制单元109。将传送到成像控制单元109的低灵敏度模式和高灵敏度模式下的像素数据通过图像数据接口111传送到图像处理设备101，并且执行用于动态范围扩展的图像处理。

本公开的特征在于，响应于用于开始要对所述一行的像素执行的多次非破坏性的读出处理中的第二及后续非破坏性的读出处理的指令，作为输出放大器的差分放大器107被重置。更具体地说，如图6所示，在作为行选择电路的垂直扫描电路403选择一行的多个像素的时间段中，作为控制单元的成像控制单元109、垂直扫描电路403和水平扫描电路404执行如下面将描述的控制。这里假定，a是等于或大于1的自然数。在从当作为列选择电路的水平扫描电路404执行最后一列中的像素(n,1)的第a次选择时的时间到当水平扫描电路404执行第一列中的像素(1,1)的第(a+1)次选择时的时间的时间段期间，差分放大器107被重置。换言之，在从当行中的最后一个像素(最后或最右列中的像素)在第a次(例如，第2次、第3次、…、第a次)被选择时到当同一行中的第一个像素(第一或最左列中的像素)在第(a+1)次(例如，第3次、第4次、…、第(a+1)次)被选择时的时间段期间，差分放大器107被重置。在这种情况下，响应于行选择开始信号差分放大器107可以响应于在时间t116处的第(a+1)次列选择开始信号而被重置。在该控制下，即使在对一行的像素执行多次的非破坏性的读出处理之后，也可以抑制由于输出放大器的建立时间不足而导致的图像伪像。例如，当半导体基板120的h1侧被关闭并且hn侧完全未被屏蔽时，伪像可能出现在所得图像中。如图7所示，当具有较低光强度的像素数据在具有较高光强度的像素数据被读取之后被读出时，在图6中的时间t116处，差分放大器107的反相输入端子输出取决于照射的放射线的电压。然而，要供给端子vcex的参考电压从电压供给单元121供给到差分放大器107的反相输入端子和非反相输入端子。参考电压可以基本上等于没有放射线的照射的情况下的电平，并且可以稳定到该电平以防止在时间t118在差分放大器107的输出中出现快速变化。因此，即使当放射线未被照射到h1侧的像素时，也可以获得图像伪像被减小的图像输出。

当参考电压不等于没有放射线的照射的情况下的电平时，列选择线h1正被选择的时间段可以长于另一个列选择线正被选择的时间段。换言之，可以考虑差分放大器107的建立时间来限定当列选择线h1被选择时的时间t111和t117之后到当信号变为高电平时的时间t113和t118的时间段。可以在时间t114之后和时间t119之后延迟信号

根据本实施例，可以首先从像素输出低灵敏度模式下的信号，使得从时间t116到时间t117的时间段可以短于首先从该像素输出高灵敏度模式下的信号的情况下的时间段。与低灵敏度模式下的像素数据相比，在高灵敏度模式下更多的像素数据可以达到差分放大器107的饱和电平。因此，可以首先读取低灵敏度模式下的像素数据以减小时间t116处差分放大器107的输入端子之间的电位差。这可以减少驱动时间。

根据本实施例，端子vcex的阻抗充分低于模拟输出线409至411的阻抗。即使当端子vcex不具有足够低的阻抗时，端子vcex也是适用的。在这种情况下，当信号在时间t111和t117变为具有低电平时，信号和可以同时被控制。代替同时控制，可以根据端子vcex可以驱动模拟输出线409至411的时间段来开始对信号和的控制。信号可以与对信号和的控制同时开始。

已经根据本实施例描述了用于在低灵敏度模式和高灵敏度模式下读出像素数据的方法，本公开适用于在不改变灵敏度的情况下从一行多次非破坏性地读出信号的驱动。这可以通过例如在图6中的时间t118处容易地使信号而不是信号变为高电平来容易地实现。

第二实施例

接着，将参照图8至图13来描述第二实施例。相同的数字指代第一实施例和第二实施例中相同的部件，并且任何重复的详细描述将被省略。下面将主要描述与第一实施例的不同之处。

如图8所示，根据本实施例的成像装置还包括校正单元，该校正单元配置为将校正电压供给到差分放大器107的输入端。校正电压可用于基于来自a/d转换器108的数字信号来对差分放大器107和a/d转换器108中的偏移分量进行校正。更具体地说，校正单元包括d/a转换器131和放大器132，它们配置为将基于校正信号dain的校正电压供给到差分放大器107的输入端。如图9所示，d/a转换器131和放大器132将校正电压输入到差分放大器107的反相输入端子。

如图10所示，根据本实施例的成像装置还包括在半导体基板120中的每个基板内的参考电压生成电路430，并且模拟输出线409至411和参考电压生成电路430根据来自成像控制单元109的信号通过端子sel电连接。图11例示了参考电压生成电路430的示例。箝位电压vcl通过像素的晶体管m7作为参考电压vref输出，参考电压vref等同于图2中的参考电压，晶体管m7等同于第二放大晶体管m7。因此，参考电压vref是与偏移信号n相对应的信号。因此，可以从参考电压vref获得与由半导体基板120的操作环境(诸如半导体基板120的温度和操作电压或外部噪声)的变化所引起的偏移信号n的变化相对应的信号。

接着，将参照图12中的流程图来描述根据本实施例的控制。在照相模式被设置(s1)之后，首先将参考值输出到d/a转换器131(s2)以生成用于偏移校正的目标值(校正电压)。接着，成像控制单元109使信号变为高电平以控制使得半导体基板120可以输出参考电压vref(s3)。在半导体基板120开始输出参考电压vref之后，成像控制单元109对从a/d转换器108输出的数据采样预定数量n的样本，并且计算n个目标值数据dan的和σdan(s4)备用。在s2中，因为参考值是针对d/a转换器设置的，所以通过对相对于dan的变化值进行校正，可以使由于1/f噪声而导致的偏移更接近于0。因为用于获得dan的状态被限定为±0，所以可以有效地使用d/a转换器的动态范围。

接着，将描述用于获得用于1/f噪声校正的数据的操作，该操作在检测到同步信号(s5)并且像素重置和累积(s6)以及采样(s7)完成之后被执行。

成像控制单元109使信号变为高状态以使得半导体基板120输出参考电压vref(s8)。在输出参考电压vref之后，采样来自a/d转换器108的预定数量n的输出数据dbn，并且获得和σdbn(s9)。输出参考电压vref以使得可以将半导体基板120、差分放大器107和a/d转换器108中发生的1/f噪声作为相对于目标值的变化值而测得。

这里，成像控制单元109计算dcn＝(σdan-σdbn)/n作为校正数据，以及将其结果输出到d/a转换器131(s10)。所获得的校正值dcn表示相对于目标值的变化。作为数字数据的输出校正值被对应的d/a转换器131转换为模拟信号，并且通过放大器132进行预定模拟信号处理。将所得信号通过加法电路与来自半导体基板120的输出信号相加，偏移被校正。例如，当1/f噪声发生并且生成增大的偏移时，测量值σdbn相对于目标值σdan增大。因此，施加负的dcn以减小最后要叠加在来自矩形半导体基板120的输出信号上的偏移。

以这种方式，可以校正半导体基板120、差分放大器107和a/d转换器108中发生的1/f噪声。

接着，在(s11)中的像素读出处理中，垂直扫描电路403和水平扫描电路404扫描多个像素，使得可以在正在将像素中采样保持的电压顺序地输出到外部的同时执行校正。下面将参照图13来描述(s11)中的操作。

重复上述处理以从半导体基板120中的像素读出信号。在(s12)中，成像控制单元109判断成像是否已经完成。如果是，则成像操作结束。如果不是，则所述处理移至(s5)，并且连续地执行下一个成像操作。

接着，参照图13，将描述与根据第一实施例的输出放大器重置的不同之处。首先，在时间t200，信号变为具有高电平，使得垂直扫描电路403设置为从行选择线v1开始。在时间t210，信号变为具有高电平，以及行选择线v1被选择。同时，信号和变为具有高电平，在将电压vref输入到差分放大器107的非反相输入端子的同时，将通过将用于1/f噪声校正的校正值与参考电压vref相加而获得的电压输入到差分放大器107的反相输入端子。在正在输出参考电压vref的状态下，采样a/d转换器108中的预定数量n′的输出数据dpn以获得和σdpn′。这里，如果在操作之前要被获得用来生成目标值的数据的数据的采样数量n等于在读出操作中要被获得用于偏移校正的数据的采样数量n′，则可以获得drn＝(σdan-σdpn′)/n作为校正数据。(s4)、(s9)和这里要采样的数据的数量可以是不相等的。例如，如果采样数量n＝m×n'，则可以获得drn＝(σdan-σdpn′×m)/n。在时间t211，信号和变为具有低电平，并且信号变为具有高电平。因此，水平扫描电路404被设置为从h1开始。同时，信号和变为具有高电平。因此，将通过将用于1/f噪声校正的校正值与供给到端子vcex的参考电压相加而获得的电压输入到差分放大器107的反相输入端子，并且将参考电压输入到差分放大器107的非反相输入端子。这里，将计算的校正值drn输出到d/a转换器131。因此，通过较少的采样数据，可以抑制随机噪声的影响，并且可以实时地校正在读出操作期间变化的1/f噪声。在该处理之后，以与图6中的方式相同的方式读出一行的低灵敏度模式下的像素中的信号。接着，在从时间t212到时间t213的时间段期间，信号和以与图6中的方式相同的方式变为具有高电平。因此，将通过将用于1/f噪声校正的校正值与供给到端子vcex的参考电压相加而获得的电压输入到差分放大器107的反相输入端，以及将供给端子vcex的参考电压输入到非反相输入端子。此后，以与图6中的方式相同的方式读出高灵敏度模式下的一行像素中的信号直到时间t214。信号再次变为高电平，以及行选择线v2被选择。同时，信号变为具有高电平。在这种情况下，信号和仍具有高电平。因此，将相加的电压输入到差分放大器107的反相输入端子，以及将电压vref输入到非反相输入端子。此后，执行与行选择线v1上的驱动相同的驱动直到时间t215，并且重复与行选择线v1上的驱动相同的驱动一直到行选择线vm。因此，直到时间t230，通过实时地对所有像素中的1/f噪声进行校正，将低灵敏度模式和高灵敏度模式下的数字图像数据传送到成像控制单元109。

在图13所示的驱动中，即使在具有用于获得用于1/f噪声的校正数据的参考电压vref的电路中，也在一行的数据被读出之前将要被供给端子vcex的参考电压输入到差分放大器107一次。在参考电压vref用于信号的情况下，要求模拟输出线409至411和差分放大器107的输入端子中的电容由参考电压生成电路430驱动。然而，因为参考电压生成电路430的阻抗不是足够地低，所以电容的驱动一般花费时间。因此，即使在这样的情况下，外部电压供给单元121也可以用于在短时间段中将差分放大器107的两个输入端都重置为等同于偏移信号n的电压。

根据本实施例，在时间t211，信号变为具有低电平，以及信号和变为具有高电平。本公开的实施例不限于此。替代的，可以执行控制使得信号在时间t220变为具有低电平，并且信号或和在时间t211变为具有高电平，而不使信号和变为高电平。从通过信号选择的第一行的输出，获得用于1/f噪声的校正数据，并且将等同于偏移信号n的信号输入到差分放大器107。因此，可能不必使用供给到端子vcex的参考电压。

第三实施例

接着，将参照图14至图16来描述第三实施例。相同的数字指代第一实施例、第二实施例和第三实施例中的相同的部分，并且任何重复的详细描述将被省略。下面将主要描述与第二实施例的不同之处。

如图14所示，第三实施例与图10所示的第二实施例的不同之处在于，还提供了输出使能复用器450至452、用于奇数列的模拟输出线440至442以及用于偶数列的模拟输出线443至445。在模拟输出线409至411的前一级中设置的用于奇数列和偶数列的模拟输出线中的每个模拟输出线都可以具有减小的电容分量。例如，参考电压vref和模拟输出线(409、410、411、440、441、442、443、444、445)可以通过源极跟随器中的阻抗转换而连接。因此，可以在短时间段中将模拟输出线设置到内部参考电压vref。将复用器450、451和452的输出控制为响应于信号的低电平被启用以及响应于信号的高电平被禁用。

如图15所示，第三实施例与图9所示的第二实施例的不同之处在于，没有提供端子vcex、第三开关m52、第四开关m53和第五开关m54。

接着，参照图16，将描述与图13所示的第二实施例的不同之处。在图16所示的驱动中，将用于获得用于1/f噪声的校正数据的参考电压(等同于偏移信号n)在信号被从一行像素读出之前输入到差分放大器107。换言之，参考电压生成电路430仅用作电压供给单元。因此，在半导体基板120外部可以不设置电压供给单元121，并且无需开关用于选择电源和模拟信号输出，这可以使电路简化。

根据本实施例，模拟输出线可以被划分为用于奇数列的模拟输出线和用于偶数列的模拟输出线。可以增加划分数量以使得可以减小模拟输出线的寄生电容并且可以在更短时间段中稳定模拟输出线中的电压。

根据本实施例，参考电压vref在源极跟随器中进行阻抗转换，使得可以实现用于模拟信号输出线的驱动能力。然而，本公开的实施例不限于此。例如，在除了用于获得用于1/f噪声的校正数据的时间段以外，半导体基板120内的电源线可以用于使模拟输出线具有等同于偏移信号n的电压。

根据本实施例，应用信号以控制输出参考电压vref。然而，可以应用半导体基板120中的垂直扫描电路403或水平扫描电路404内的信号来执行与信号的时序控制等同的时序控制。

根据本实施例，信号和如图16所示那样的被控制。然而，当信号具有高电平时，信号和中的任何一个都可以变为具有高电平。

根据本实施例，在图15中没有设置第五开关m54，但是如果第五开关m54可以被控制为始终保持导通状态，则可以设置第五开关m54。在这种情况下，如果第五开关m54具有与第一开关m50和第二开关m51的导通电阻相等的导通电阻，则可以考虑差分放大器107中的偏移电流来设计基板。

其它实施例

本公开的(一个或多个)实施例还可以通过系统或装置的计算机来实现，该系统或装置的计算机读出并执行记录在存储介质(也可以被更全面地称为“非瞬时性计算机可读存储介质”)上的计算机可执行指令(例如，一个或多个程序)以执行上述(一个或多个)实施例中的一个或多个的功能，以及/或者该系统或装置的计算机包括用于执行上述(一个或多个)实施例中的一个或多个的功能的一个或多个电路(例如，专用集成电路(asic))；以及本公开的(一个或多个)实施例还可以通过由系统或装置的计算机通过例如从存储介质读出并执行计算机可执行指令以执行上述(一个或多个)实施例中的一个或多个的功能以及/或者控制一个或多个电路以执行上述(一个或多个)实施例中的一个或多个的功能而执行的方法来实现。计算机可以包括一个或多个处理器(例如，中央处理单元(cpu)、微型处理单元(mpu))，以及可以包括用于读出并执行计算机可执行指令的独立计算机或独立处理器的网络。可以将计算机可执行指令例如从网络或存储介质提供到计算机。存储介质可以包括例如以下中的一个或多个：硬盘、随机存取存储器(ram)、只读存储器(rom)、分布式计算系统的储存器、光盘(诸如紧致盘(compactdisk)(cd)、数字多功能盘(dvd)或蓝光盘(bd)^tm)、闪存存储设备、存储卡等。

虽然已经参照示例性实施例描述了本发明，但是要理解本发明不限于所公开的示例性实施例。下列权利要求的范围要被赋予最宽泛的解释以便包含所有这样的修改以及等同的结构和功能。