本发明涉及微电子技术中的通信电路技术领域，特别是涉及一种用于bpsk信号解调的新型鉴相器，该技术使得bpsk信号解调电路变得更加简单更加易于集成。
背景技术：
计算机内的信息是由“0”和“1”的数字信号组成的，而一般传输媒介中传输的只能是模拟电信号。因此，当信息需要在两台计算机之间进行传输时，就必须要一个设备对信息进行数字信号与模拟信号的转换，将各种数字基带信号转换成适于信道传输的频带信号的过程叫调制，而在接收端将收到的数字频带信号还原成数字基带信号的过程叫解调。根据所控制的信号参量的不同，调制可以分为调频、调幅与调相三种方式，其中本发明主要关注调相方式，调相是指利用原始信号控制载波信号的相位，bpsk则是利用载波与载波的反相信号来表示基带信号，如用载波信号代表0，载波的反相信号代表1，如图1所示。
随着集成电路技术和工艺水平的不断发展，芯片上的晶体管以及器件尺寸越做越小，芯片的集成度越来越高，如何采用简单可靠的电路实现调制解调的功能一直是通信电路研究中重要的课题。
由于bpsk调制信号相位的突变，图2所示的传统的时钟信号鉴相器不能实现鉴相的作用。bpsk信号的解调往往需要复杂的解调电路实现，如平方环法与科斯塔斯环法，但以上方法往往需要大量非线性处理，电路复杂性较高，因此，设计出具有更灵活更广泛应用的bpsk信号解调电路，对整个通信电路发展是非常有意义的。
技术实现要素：
本发明的目的在于提供一种用于bpsk信号解调的鉴相器的结构，该电路结构利用到一般pll中即可实现bpsk载波恢复与信号解调，不需要用传统的平方环和科斯塔斯环等方法进行解调，该技术使得bpsk信号解调变得更为灵活简单。
为了实现上述目的，本发明提供的鉴相器电路包括：相位选择器u1、反相器inv1、开关mux1以及异或门xor1。相位选择器u1的输出接mux1的控制端，控制mux1输出fin信号或fin的反相信号；反相器inv1的输入为bpsk调制信号fin，输出为mux1的0输入端；mux1的0输入端为反相器inv1的输出信号，1输入端为输入bpsk调制信号fin，mux1的控制端为相位选择器u1的输出，mux1的输出端连接到异或门xor1的其中一个输入端；异或门xor1的其中一个输入端接mux1的输出，另外一个输入端连接另外一个输入信号fbk，fbk一般来源于pll的vco输出，异或门xor1的输出即为鉴相器的输出信号vout。
根据本发明的实施例，所述相位选择器u1包含90°相移延时单元ps1、异或门xor2、电阻r1、电容c1以及施密特触发器sch1。90°相移延时单元ps1的输入端即为鉴相器的时钟输入端fbk，fbk信号一般来源于pll中的vco输出信号，90°相移延时单元ps1的输出端连接到异或门xor2的其中一个输入端；异或门xor2的一个输入端连接到bpsk调制信号fin，另一个输入端连接到90°相移延时单元ps1的输出端，异或门xor2的输出端连接到电阻r1的一端；电阻r1的一端连接到异或门xor2的输出端，另外一端则连接到电容c1的一端以及施密特触发器sch1的输入端；电容c1的一端连接到r1的一端以及施密特触发器sch1的输入端，另外一端则连接到地；施密特触发器sch1的输入端连接到r1与c1的连接点，输出作为相位选择器u1的输出连接到开关mux1的控制端。
根据本发明的实施例，鉴相器包含的反相器inv1的输入为bpsk调制信号fin，输出为mux1的一个输入端；mux1的一个输入端为输入bpsk调制信号fin，另外一个输入端为反相器inv1的输出，mux1的控制端为相位选择器u1的输出，mux1的输出端连接到异或门xor1的其中一个输入端。异或门xor1的其中一个输入端接mux1的输出，另外一个输入端接反馈时钟信号fbk，该信号一般来源于pll中的vco输出信号，其输出即为鉴相器的输出信号vout。
根据本发明的技术方案，具有以下的有益效果：由于电路结构应用到一般pll中即可实现bpsk载波恢复与信号解调，不需要用传统的平方环和科斯塔斯环等方法进行解调，因此可以省去大量非线性信号处理，电路简单可靠易于集成，该技术使得bpsk信号解调变得更为灵活简单。
附图说明
下面通过参考附图并结合实例具体地描述本发明，本发明的优点和实现方式将会更加明显和清晰，其中附图所示内容仅用于对本发明的解释说明，而不构成对本发明的任何意义上的限制，在附图中：
图1为bpsk调制原理示意图；
图2为传统时钟鉴相器示意图；
图3为本发明鉴相器示意图；
图4为本发明具体实施例示意图；
图5为本发明原理分析图。
具体实施方式
如图3所示，本发明用于bpsk信号解调的新型鉴相器包含相位选择器u1、反相器inv1、开关mux1以及异或门xor1。其连接关系如下：相位选择器u1的输出接mux1的控制端，控制mux1输出fin信号或fin的反相信号；反相器inv1的输入为bpsk调制数字信号fin，输出为mux1的0输入端；mux1的0输入端为反相器inv1的输出信号，1输入端为输入bpsk调制信号fin，mux1的控制端为相位选择器u1的输出，mux1的输出端连接到异或门xor1的其中一个输入端；异或门xor1的其中一个输入端接mux1的输出，另外一个输入端连接另外一个输入信号fbk，fbk一般来源于pll的vco输出，异或门xor1的输出即为鉴相器的输出信号vout。
在电路正常工作时，根据基带信号的变化，fin的相位会发生1800的突变，如图3所示，由于相位的突变，采用传统的鉴相器在相位突变的时候，pll将会失锁，因此恢复的时钟信号会随着数据的变化而变化，无法实现时钟恢复。为了解决以上问题，本发明采用相位选择器u1控制通过fin或fin的反相信号，从图3可以看出，节点n1为fin的反相信号，当相位选择器u1正常工作时，会交替选择fin或节点n1信号。当发送数据1时，相位选择器u1就会输出1，选择fin通过；当发送数据为0时，相位选择器u1就会输出0，选择节点n1信号通过。以上的方式使得节点n2信号为完整的时钟信号而没有相位突变，然后n2与fbk可以通过普通鉴相器异或门xor1实现鉴相。
如图4所示，发明用于bpsk信号解调的新型鉴相器具体实施例包含相位选择器u1、反相器inv1、开关mux1以及异或门xor1。其连接关系如下：相位选择器u1的输出接mux1的控制端，控制mux1输出fin信号或fin的反相信号，相位选择器u1包含90°相移延时单元ps1、异或门xor2、电阻r1、电容c1以及施密特触发器sch1。90°相移延时单元ps1的输入端即为鉴相器的时钟输入端fbk，fbk信号一般来源于pll中的vco输出信号，90°相移延时单元ps1的输出端连接到异或门xor2的其中一个输入端；异或门xor2的一个输入端连接到bpsk调制数字信号fin，另一个输入端连接到90°相移延时单元ps1的输出端，异或门xor2的输出端连接到电阻r1的一端；电阻r1的一端连接到异或门xor2的输出端，另外一端则连接到电容c1的一端以及施密特触发器sch1的输入端；电容c1的一端连接到r1的一端以及施密特触发器sch1的输入端，另外一端则连接到地施密特触发器sch1的输入连接到r1与c1的连接点，输出作为相位选择器u1的输出连接到开关mux1的控制端。反相器inv1的输入为bpsk调制数字信号fin，输出为mux1的0输入端。mux1的0输入端为反相器inv1的输出信号，1输入端为输入bpsk调制信号fin，mux1的控制端为相位选择器u1的输出，mux1的输出端连接到异或门xor1的其中一个输入端。异或门xor1的其中一个输入端接mux1的输出，另外一个输入端连接另外一个输入信号fbk，fbk一般来源于pll的vco输出，异或门xor1的输出即为鉴相器的输出信号vout。
在电路正常工作时，根据基带信号的变化，fin的相位会发生180°的突变，如图3所示，由于相位的突变，采用传统的鉴相器在相位突变的时候，pll将会失锁，因此恢复的时钟信号会随着数据的变化而变化，无法实现时钟恢复。为了解决以上问题，本发明采用相位选择器u1控制通过fin或fin的反相信号，从图3可以看出，节点n1为fin的反相信号，当相位选择器u1正常工作时，会交替选择fin或节点n1信号。当发送数据1时，相位选择器u1就会输出1，选择fin通过；当发送数据为0时，相位选择器u1就会输出0，选择节点n1信号通过。以上的方式使得节点n2信号为完整的时钟信号而没有相位突变，然后n2与fbk可以通过普通鉴相器异或门xor1实现鉴相。
相位选择器u1的原理可以从图4看出，当pll锁定时，fbk相位应该比节点n2信号相位滞后约90°，再经过90°相移后，节点n3的相位与节点n2信号相比滞后180°。节点n3与fin经过异或后，输出信号再经过低通滤波滤除高频毛刺后，经过施密特触发器后整形中所需要的控制信号，可以看出，该控制信号也是发送的数据信号，因此鉴相的过程中同时实现了解调。经过理论分析，本发明的鉴相器鉴相特性如图5所示，可以看出本发明的鉴相特性与传统异或门区别在于鉴相周期由2π变成π，因此输入信号突变相位π的时候，相位误差也会突变相位π，但由于输出电压依然保持不变，因此环路保持锁定。
以上实例仅为本发明的优选例子而已，本发明的设计构思并不局限于此，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。