一种解码板及具有拼接屏的显示设备的制作方法

本实用新型属于显示技术领域，尤其涉及一种解码板及具有拼接屏的显示设备。

背景技术：

目前市场上对大尺寸、超大尺寸显示设备的需求越来越大：如商场/广场的广告牌、监控/安防、比赛/演出等。由于单屏的大尺寸显示屏的成本非常高，并且不方便运输，安装，所以部分厂商推出了由多屏拼接而成的显示设备，既可可满足大面积显示的要求，也可很好的控制产品的成本。

但现有技术提供的具有拼接屏的显示设备中，每一单屏所配的解码板为通用的板卡，板卡本身不具备信号分流的作用，信号的分流只能在信号源/显卡端完成，之后信号源/显卡端再将分流后的信号一一分配给对应的单屏，如图1所示。

这样，会存在如下问题：一、由于市场上支持拼接屏显示的显卡很少，且成本昂贵，从而造成显示设备的成本高；二、由于各单屏的信号，是由信号源/显卡端统一分流出来的，因此主机与各单屏对应的显示器之间在电路上只能采取星型拓扑结构的连接方式，对该结构本身存在一些固有缺陷无法避免，例如，要求所有单屏所接的信号线要“等长”，这对于单屏与信号源的距离比较远的情况下更麻烦。

技术实现要素：

本实用新型的目的在于提供一种解码板，旨在解决现有技术提供的具有拼接屏的显示设备中，各单屏所配的解码板不具备信号分流的作用，使得显示设备的成本高且只能采用星型拓扑结构的连接方式的问题。

本实用新型是这样实现的，一种解码板，所述解码板包括：

DP输入接口电路；

DP输出接口电路；

型号为NT68380的视频处理器芯片，所述视频处理器芯片分别与所述DP输入接口电路、所述DP输出接口电路和显示屏电连接；

向所述视频处理器芯片提供适配电压的电源电路，所述电源电路与所述视频处理器芯片电连接。

其中，所述DP输入接口电路连接前一解码板的DP输出接口电路或主机的信号源/显卡，所述DP输出接口电路连接后一解码板的DP输入接口电路或悬空。

所述解码板还可包括：

DVI接口电路，所述DVI接口电路与所述视频处理器芯片电连接；

HDMI接口电路，所述HDMI接口电路与所述视频处理器芯片电连接。

所述解码板还可包括：

按键板控制电路，所述按键板控制电路与所述视频处理器芯片电连接。

所述解码板还可包括：

闪存，所述闪存与所述视频处理器芯片和所述电源电路电连接；

电可擦可编程只读存储器，所述电可擦可编程只读存储器与上所述视频处理器芯片和所述电源电路电连接；

DDR2内存，所述DDR2内存与所述视频处理器芯片和所述电源电路电连接。

所述DP输入接口电路可包括：DP输入接口CN1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十一电容C41、第四十二电容C42、第四十三电容C43；

所述DP输入接口CN1的DP_PWR引脚通过所述第一电阻R1连接直流电VCC3.3、并通过所述第三十三电容接地，所述DP输入接口CN1的Hot_Plug引脚通过所述第三电阻R3连接直流电VCC3.3、并通过所述第七电阻R7连接所述视频处理器芯片，所述DP输入接口CN1的AUX_CH(n)引脚通过所述第二电阻R2接地、并通过所述第三十四电容C34连接所述视频处理器芯片，所述DP输入接口CN1的AUX_CH(p)引脚通过所述第四电阻R4连接直流电VCC3.3、并通过所述第三十五电容C35连接所述视频处理器芯片，所述第五电阻R5的第一端连接AUX_CH(p)引脚，所述第六电阻R6的第一端连接AUX_CH(n)引脚，所述第五电阻R5的第二端与所述第六电阻R6的第二端连接后连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane0(p)引脚通过所述第三十六电容C36连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane0(n)引脚通过所述第三十七电容C37连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane1(p)引脚通过所述第三十八电容C38连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane1(n)引脚通过所述第三十九电容C39连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane2(p)引脚通过所述第四十电容C40连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane2(n)引脚通过所述第四十一电容C41连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane3(p)引脚通过所述第四十二电容C42连接所述视频处理器芯片，所述DP输入接口CN1的ML_Lane3(n)引脚通过所述第四十三电容C43连接所述视频处理器芯片，所述DP输入接口CN1的CONFIG2引脚通过所述第八电阻R8接地，所述DP输入接口CN1的CONFIG1引脚通过所述第九电阻R9接地，所述DP输入接口CN1的序号为16的GND引脚连接所述第十一电阻R11的第一端，所述第十一电阻R11的第二端连接所述视频处理器芯片、并通过所述第十电阻R10连接直流电VCC3.3。

所述DP输出接口电路包括：DP输出接口CN4、第九十五电阻R95和第三十二电容C32；

所述DP输出接口CN4的DP_PWR引脚通过所述第九十五电阻R95连接直流电VCC3.3、并通过所述第三十二电容C32接地，所述DP输出接口CN4的Hot_Plug引脚、AUX_CH(n)引脚、AUX_CH(p)引脚、ML_Lane0(p)引脚、ML_Lane0(n)引脚、ML_Lane1(p)引脚、ML_Lane1(n)引脚、ML_Lane2(p)引脚、ML_Lane2(n)引脚、ML_Lane3(p)引脚、ML_Lane3(n)引脚分别连接所述视频处理器芯片。

所述视频处理器芯片与所述DP输出接口电路连接部分的电路包括：视频处理器芯片U4、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第九十二电阻R92、第九十三电阻R93、第九十四电阻R94；

所述视频处理器芯片U4的DP_TX0P引脚通过所述第二十一电容C21连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX0N引脚通过所述第二十二电容C22连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX1P引脚通过所述第二十三电容C23连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX1N引脚通过所述第二十四电容C24连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX2P引脚通过所述第二十五电容C25连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX2N引脚通过所述第二十六电容C26连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX3P引脚通过所述第二十七电容C27连接所述DP输出接口电路，所述视频处理器芯片U4的DP_TX3N引脚通过所述第二十八电容C28连接所述DP输出接口电路，所述视频处理器芯片U4的DP_AUXP引脚通过所述第二十九电容C29连接所述DP输出接口电路和所述第九十二电阻R92的第一端，所述第九十二电阻R92的第二端接地，所述视频处理器芯片U4的DP_AUXN引脚通过所述第三十电容C30连接所述DP输出接口电路和所述第九十三电阻R93的第一端，所述第九十三电阻R93的第二端连接直流电VCC3.3，所述视频处理器芯片U4的DP_TXHPD引脚通过所述第三十一电容C31连接所述DP输出接口电路和所述第九十四电阻R94的第一端，所述第九十四电阻R94的第二端接地。

本实用新型实施例的另一目的在于，还提供了一种具有拼接屏的显示设备，其特征在于，所述显示设备包括主机和多个拼接屏，每一拼接屏包括解码板和显示屏，所述解码板是如上所述的解码板。

所述主机和所述多个拼接屏可采用菊花链拓扑结构。

本实用新型实施例中，由于型号为NT68380的视频处理器芯片具有视频信号的分流处理能力，将其与DP输入接口电路和DP输出接口电路配合，可实现具有分流能力的解码板。当这样的解码板应用在具有拼接屏的显示设备中时，主机端采用通用显卡即可，无需采用专用显卡，降低了设备成本，且主机与各分屏之间不限于采用星型拓扑结构，可采用菊花链拓扑结构，走线简单便捷，避免了星型拓扑结构本身存在的固有缺陷。

附图说明

图1是现有技术提供的具有拼接屏的显示设备的拓扑结构图；

图2是本实用新型实施例提供的解码板的电路结构图；

图3是本实用新型实施例中，DP输入接口电路的电路图；

图4是本实用新型实施例中，DVI接口电路的电路图；

图5是本实用新型实施例中，HDMI接口电路的电路图；

图6是本实用新型实施例中，视频处理器芯片与DP输入接口电路、DVI接口电路和HDMI接口电路连接部分的电路图；

图7是本实用新型实施例中，DDR2内存的电路图；

图8是本实用新型实施例中，视频处理器芯片与DDR2内存连接部分的电路图；

图9是本实用新型实施例中，DP输出接口电路及视频处理器芯与DP输出接口电路连接部分的电路图；

图10是本实用新型实施例中，电源电路的电路结构图；

图11是本实用新型实施例提供的具有拼接屏的显示设备的一种拓扑结构图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

针对现有技术存在的问题，本实用新型实施例提出了一种具有分流作用的解码板，该解码板采用型号为NT68380的视频处理器芯片配合DP输入接口电路和DP输出接口电路，实现信号分流。

图2示出了本实用新型实施例提供的解码板的电路结构。

本实用新型实施例提供的解码板至少包括：DP输入接口电路12；DP输出接口电路13；型号为NT68380的视频处理器芯片11，视频处理器芯片11分别与DP输入接口电路12、DP输出接口电路13和显示屏电连接；向视频处理器芯片11提供适配电压的电源电路14，电源电路14与视频处理器芯片11电连接。

其中，DP输入接口电路12和DP输出接口电路13既可作为拼接屏应用时分流信号的输入/输出接口电路，也可作为单屏应用时视频信号的输入/输出接口电路。在拼接屏应用下，根据当前解码板所在的位置不同，DP输入接口电路12连接前一解码板的DP输出接口电路或主机的信号源/显卡，DP输出接口电路13连接后一解码板的DP输入接口电路或悬空，DP输入接口电路12接收前一解码板的DP输出接口电路输出的分流信号或主机的信号源/显卡输出的视频信号，之后视频处理器芯片11对接收到的分流信号或视频信号进行分流处理后通过DP输出接口电路13输出给下一解码板的DP输入接口电路，并进行视频处理后通过显示屏显示。

由于型号为NT68380的视频处理器芯片11具有视频信号的分流处理能力，将其与DP输入接口电路12和DP输出接口电路13配合，可实现具有分流能力的解码板。当这样的解码板应用在具有拼接屏的显示设备中时，主机端采用通用显卡即可，无需采用专用显卡，降低了设备成本，且主机与各分屏之间不限于采用星型拓扑结构，可采用菊花链拓扑结构，走线简单便捷，避免了星型拓扑结构本身存在的固有缺陷。

进一步地，本实用新型实施例提供的解码板还可包括：DVI接口电路16，DVI接口电路16与视频处理器芯片11电连接。DVI接口电路16可作为相应的显示屏作为单屏显示时的信号输入接口电路。

进一步地，本实用新型实施例提供的解码板还可包括：HDMI接口电路17，HDMI接口电路17与视频处理器芯片11电连接。HDMI接口电路17可作为相应的显示屏作为单屏显示时的信号输入接口电路。

进一步地，本实用新型实施例提供的解码板还可包括：按键板控制电路15，按键板控制电路15与视频处理器芯片11电连接。通过按键板控制电路15，解码板可实现拼接屏或单屏时的按键板控制。

进一步地，本实用新型实施例提供的解码板还可包括：闪存18，闪存18与视频处理器芯片11和电源电路14电连接。

进一步地，本实用新型实施例提供的解码板还可包括：电可擦可编程只读存储器19，电可擦可编程只读存储器19与视频处理器芯片11和电源电路14电连接。

进一步地，本实用新型实施例提供的解码板还可包括：DDR2内存20，DDR2内存20与视频处理器芯片11和电源电路14电连接。

图3示出了本实用新型实施例中，DP输入接口电路12的电路。

具体地，DP输入接口电路12可包括：DP输入接口CN1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十一电容C41、第四十二电容C42、第四十三电容C43。

其中，DP输入接口CN1的DP_PWR引脚通过第一电阻R1连接直流电VCC3.3、并通过第三十三电容接地，DP输入接口CN1的Hot_Plug引脚通过第三电阻R3连接直流电VCC3.3、并通过第七电阻R7连接视频处理器芯片11，DP输入接口CN1的AUX_CH(n)引脚通过第二电阻R2接地、并通过第三十四电容C34连接视频处理器芯片11，DP输入接口CN1的AUX_CH(p)引脚通过第四电阻R4连接直流电VCC3.3、并通过第三十五电容C35连接视频处理器芯片11，第五电阻R5的第一端连接AUX_CH(p)引脚，第六电阻R6的第一端连接AUX_CH(n)引脚，第五电阻R5的第二端与第六电阻R6的第二端连接后连接视频处理器芯片11，DP输入接口CN1的ML_Lane0(p)引脚通过第三十六电容C36连接视频处理器芯片11，DP输入接口CN1的ML_Lane0(n)引脚通过第三十七电容C37连接视频处理器芯片11，DP输入接口CN1的ML_Lane1(p)引脚通过第三十八电容C38连接视频处理器芯片11，DP输入接口CN1的ML_Lane1(n)引脚通过第三十九电容C39连接视频处理器芯片11，DP输入接口CN1的ML_Lane2(p)引脚通过第四十电容C40连接视频处理器芯片11，DP输入接口CN1的ML_Lane2(n)引脚通过第四十一电容C41连接视频处理器芯片11，DP输入接口CN1的ML_Lane3(p)引脚通过第四十二电容C42连接视频处理器芯片11，DP输入接口CN1的ML_Lane3(n)引脚通过第四十三电容C43连接视频处理器芯片11，DP输入接口CN1的CONFIG2引脚通过第八电阻R8接地，DP输入接口CN1的CONFIG1引脚通过第九电阻R9接地，DP输入接口CN1的序号为16的GND引脚连接第十一电阻R11的第一端，第十一电阻R11的第二端连接频处理器芯片11、并通过第十电阻R10连接直流电VCC3.3。

图4示出了本实用新型实施例中，DVI接口电路16的电路，该DVI接口电路16包括DVI接口CN2及外围电路、型号为M24C02的存储器芯片U1及外围电路。其中的外围电路为常规设计，不赘述。

图5示出了本实用新型实施例中，HDMI接口电路17的电路，该HDMI接口电路17包括HDMI接口CN3及外围电路、型号为AT24C02的存储器芯片U2及外围电路和型号为G5250M2T1U的电源芯片U3及外围电路。其中的外围电路为常规设计，不赘述，其中的虚线为选择移动终端高清影音标准接口(Mobile High-Definition Link，MHL)时的可选部分。

图6示出了本实用新型实施例中，视频处理器芯片11与DP输入接口电路12、DVI接口电路16和HDMI接口电路17连接部分的电路。

具体地，视频处理器芯片11与DP输入接口电路12、DVI接口电路16和HDMI接口电路17连接部分的电路包括：视频处理器芯片U1及外围电路、型号为AT24C16的存储器芯片U5及外围电路、型号为PM25LV020的闪存芯片U6及外围电路。其中，视频处理器芯片U1的CBUS2/HPD2引脚、PF5*/VBUS2引脚、RXAUX2N引脚、RXAUX2引脚、RX2CB引脚、RX2C引脚、RX20B引脚、RX20引脚、RX21B引脚、RX21引脚、RX22B引脚、RX22引脚和PA0*/ADC4/PWMA引脚分别连接DP输入接口电路12的对应引脚。

图7示出了本实用新型实施例中，DDR2内存20的电路，该DDR2内存20的电路包括第一DDR2内存芯片U7及外围电路、第二DDR2内存芯片U8及外围电路。其中的外围电路为常规设计，不赘述。

图8示出了本实用新型实施例中，视频处理器芯片11与DDR2内存20连接部分的电路，不赘述。

图9示出了本实用新型实施例中，DP输出接口电路13及视频处理器芯片11与DP输出接口电路13连接部分的电路。

具体地，DP输出接口电路13包括：DP输出接口CN4、第九十五电阻R95和第三十二电容C32。其中，DP输出接口CN4的DP_PWR引脚通过第九十五电阻R95连接直流电VCC3.3、并通过第三十二电容C32接地，DP输出接口CN4的Hot_Plug引脚、AUX_CH(n)引脚、AUX_CH(p)引脚、ML_Lane0(p)引脚、ML_Lane0(n)引脚、ML_Lane1(p)引脚、ML_Lane1(n)引脚、ML_Lane2(p)引脚、ML_Lane2(n)引脚、ML_Lane3(p)引脚、ML_Lane3(n)引脚分别连接视频处理器芯片11的对应引脚。

具体地，视频处理器芯片11与DP输出接口电路13连接部分的电路包括：视频处理器芯片U4、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第九十二电阻R92、第九十三电阻R93、第九十四电阻R94。

其中，视频处理器芯片U4的DP_TX0P引脚通过第二十一电容C21连接DP输出接口电路13，视频处理器芯片U4的DP_TX0N引脚通过第二十二电容C22连接DP输出接口电路13，视频处理器芯片U4的DP_TX1P引脚通过第二十三电容C23连接DP输出接口电路13，视频处理器芯片U4的DP_TX1N引脚通过第二十四电容C24连接DP输出接口电路13，视频处理器芯片U4的DP_TX2P引脚通过第二十五电容C25连接DP输出接口电路13，视频处理器芯片U4的DP_TX2N引脚通过第二十六电容C26连接DP输出接口电路13，视频处理器芯片U4的DP_TX3P引脚通过第二十七电容C27连接DP输出接口电路13，视频处理器芯片U4的DP_TX3N引脚通过第二十八电容C28连接DP输出接口电路13，视频处理器芯片U4的DP_AUXP引脚通过第二十九电容C29连接DP输出接口电路13和第九十二电阻R92的第一端，第九十二电阻R92的第二端接地，视频处理器芯片U4的DP_AUXN引脚通过第三十电容C30连接DP输出接口电路13和第九十三电阻R93的第一端，第九十三电阻R93的第二端连接直流电VCC3.3，视频处理器芯片U4的DP_TXHPD引脚通过第三十一电容C31连接DP输出接口电路13和第九十四电阻R94的第一端，第九十四电阻R94的第二端接地。

图10示出了本实用新型实施例中，电源电路14的电路结构。

具体地，电源电路14包括：将+12V～24V输入直流电降压成+5V直流电的第一DC-DC变换器141，第一DC-DC变换器141的输入端连接外部电源；将+5V直流电降压成+3.3V直流电的第二DC-DC变换器142，第二DC-DC变换器142的输入端连接第一DC-DC变换器141的输出端，第二DC-DC变换器142的输出端连接闪存18、电可擦可编程只读存储器19和视频处理器芯片11的+3.3V直流电输入端；将+5V直流电降压成+1.8V直流电的第三DC-DC变换器143，第三DC-DC变换器143的输入端连接第一DC-DC变换器141的输出端，第三DC-DC变换器143的输出端连接DDR2内存20和视频处理器芯片11的+1.8V直流电输入端；将+5V直流电降压成+1.2VB直流电的第四DC-DC变换器144，第四DC-DC变换器144的输入端连接第一DC-DC变换器141的输出端，第四DC-DC变换器144的输出端连接视频处理器芯片11的+1.2VB直流电输入端；将+5V直流电降压成+1.2VA直流电的第五DC-DC变换器145，第五DC-DC变换器145的输入端连接第一DC-DC变换器141的输出端，第五DC-DC变换器145的输出端连接视频处理器芯片11的+1.2VA直流电输入端。

本实用新型实施例还提供了一种具有拼接屏的显示设备，包括主机和多个拼接屏，每一拼接屏包括如上所述的解码板和显示屏。

优选地，主机和多个拼接屏采用菊花链拓扑结构，以使得走线简单，便于安装，如图11所示。

本实用新型实施例中，由于型号为NT68380的视频处理器芯片11具有视频信号的分流处理能力，将其与DP输入接口电路12和DP输出接口电路13配合，可实现具有分流能力的解码板。当这样的解码板应用在具有拼接屏的显示设备中时，主机端采用通用显卡即可，无需采用专用显卡，降低了设备成本，且主机与各分屏之间不限于采用星型拓扑结构，可采用菊花链拓扑结构，走线简单便捷，避免了星型拓扑结构本身存在的固有缺陷。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。