本发明涉及视频图像处理系统领域，具体的说，是基于多个DSP处理器的视频信号处理系统。
背景技术：
视频图像是人们获取信息和交换信息的主要来源，作为人们视觉的主要来源约占到了获取信息量的60%以上，视频处理的相关应用也影响人们生活和工作的方方面面；数字视频处理技术得到不断地提高，高效的视频处理技术这一最早应用于军事指挥和控制方面的技术，发展至今已成为了许多传统学科和新兴工程领域的结合体，随着人类生活信息化程度的不断加深，视频信息作为包含了大量信息的载体形式越来越体现出其强大的信息包含能力，由此引发的就是对视频处理效率的高要求，在实际的应用中，系统获取的视频数据往往不是完美的，常常会受到外界的干扰，图像采集系统是视频处理系统的子部分，为视频处理系统中的其他部分提供充分的支持，其性能好坏直接关系到后续处理能否正确高效，视频数据在传输过程中的误差、光照等因素的影响都会导致视频数据的质量不高，难以进行更深入的研究和处理，近年来，用于图像采集的传感器得到了极大的发展，为图像的高分辨率显示提供了可能，同时，随着图像处理技术、压缩编码技术的快速发展和完善，各类用于视频处理的系统也不断出现。
近年来，随着计算机和其他各有关领域的迅速发展，例如在图像表现、多媒体处理技术等方面的发展，视频处理已经从一个专门的研究领域变成科学研究和人机界面中的一种普遍应用的工具，而由于在通讯工程中视频设备或监控设备需要对目标进行识别和跟踪，目前的一些视频数据处理系统在进行视频数据处理时只对模拟视频数据进行不能高效的完成数据分析和传输且成本较高，无法保证视频设备采集信息正常处理显示。
技术实现要素：
本发明的目的在于提供基于多个DSP处理器的视频信号处理系统，采用对视频数据的数字视频数据和模拟视频数据进行采集，经过多个DSP处理器处理后传输至PC机，整个系统可以高效的完成视频目标的识别和跟踪且成本低，扩展性强。
本发明通过下述技术方案实现：基于多个DSP处理器的视频信号处理系统，包括相互连接的DSP处理器单元和FPGA处理器，所述FPGA处理器连接有数字信号电路，所述FPGA处理器通过视频分离芯片连接模拟信号电路，所述模拟信号电路还连接有校正电路，所述校正电路连接有A/D转换电路，所述FPGA处理器与A/D转换电路连接，所述DSP处理器单元连接有PC机，所述PC机与FPGA处理器连接。
进一步的为更好地实现本发明，特别采用下述设置结构：所述DSP处理器单元包括相互连接的第一DSP处理器、第二DSP处理器和第三DSP处理器，所述第二DSP处理器连接有FLASH存储器，所述FLASH存储器连接FPGA处理器。
进一步的为更好地实现本发明，特别采用下述设置结构：所述第三DSP处理器连接有双口RAM，所述双口RAM通过PCI接口芯片连接PC机。
进一步的为更好地实现本发明，特别采用下述设置结构：所述第一DSP处理器连接有第一SRAM，所述第二DSP处理器连接有第二SRAM，所述第三DSP处理器连接有第三SRAM。
进一步的为更好地实现本发明，特别采用下述设置结构：所述PCI接口芯片连接FPGA处理器。
进一步的为更好地实现本发明，特别采用下述设置结构：所述第一DSP处理器、第二DSP处理器和第三DSP处理器中均设置有链路口，所述第一DSP处理器、第二DSP处理器和第三DSP处理器之间均通过链路口连接。
进一步的为更好地实现本发明，特别采用下述设置结构：所述FPGA处理器采用EPC2LC20芯片，所述A/D转换电路采用AD9050转换器。
本发明与现有技术相比，具有以下优点及有益效果：
本发明通过对视频数据的模拟信号和数字信号同时采集，由FPGA处理器对其进行控制选择输出模式后传输至DSP处理器单元进行进一步的分析和处理，最后通过PCI总线在PC机上显示，可以实现视频数据的高速处理，完成视频的实时显示和视频中的目标跟踪，且工作稳定成本较低。
附图说明
图1为本发明的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件，下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
实施例1：
如图1所示，基于多个DSP处理器的视频信号处理系统，包括相互连接的DSP处理器单元和FPGA处理器，所述FPGA处理器连接有数字信号电路，所述FPGA处理器通过视频分离芯片连接模拟信号电路，所述模拟信号电路还连接有校正电路，所述校正电路连接有A/D转换电路，所述FPGA处理器与A/D转换电路连接，所述DSP处理器单元连接有PC机，所述PC机与FPGA处理器连接，整个视频信号处理系统通过视频信号采集模块完成对前端视频数据的采集然后经过DSP视频处理模块进行视频处理后由PCI总线模块传输至PC机，从而实现视频目标的识别和跟踪的信号处理，且在视频数据采集时对模拟视频数据和数字视频数据同时进行采集，模拟视频信号经过模拟信号电路传输至校正电路，进行校正和放大处理，将模拟视频信号传输至A/D转换电路做A/D转换处理，完成A/D转换后再由FPGA处理器锁存后将视频信号发送给第二DSP处理器，经过视频分离芯片分离出的模拟视频的同步信号反馈至FPGA处理器，用于控制视频数据的采集至第二DSP处理器，快速完成视频图像的处理。
实施例2：
本实施例是在上述实施例的基础上进一步优化，如图1所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述DSP处理器单元包括相互连接的第一DSP处理器、第二DSP处理器和第三DSP处理器，所述第二DSP处理器连接有FLASH存储器，所述FLASH存储器连接FPGA处理器；传输进FPGA处理器的视频信号经过选择输出至第二DSP处理器的数据总线中，由第二DSP处理器读入，其数据速率与模拟信号速率和数字信号速率均相同；DSP处理器单元中第二DSP处理器用于整理所搜集到的视频信号，并进行相应的预处理，然后将数据发送至第一DSP处理器和第三DSP处理器进行进一步的处理，FLASH存储器用于完成第二DSP处理器的数据加载，由第二DSP处理器整理的数据信号传输至第一DSP处理器进行视频信号的计算。
进一步的为更好地实现本发明，特别采用下述设置结构：所述第三DSP处理器连接有双口RAM，所述双口RAM通过PCI接口芯片连接PC机，第三DSP处理器接收第一DSP处理器发送的数据进行进一步处理后，将最后处理的数据发送至双口RAM，双口再通过PCI接口芯片将数据传输至PC机。
进一步的为更好地实现本发明，特别采用下述设置结构：所述第一DSP处理器连接有第一SRAM，所述第二DSP处理器连接有第二SRAM，所述第三DSP处理器连接有第三SRAM，分别设置SRAM存储器以保证不同处理器的数据存储。
进一步的为更好地实现本发明，特别采用下述设置结构：所述PCI接口芯片连接FPGA处理器，在进行数据处理时，其工作控制开关由PCI接口芯片接入FPGA处理器。
进一步的为更好地实现本发明，特别采用下述设置结构：所述第一DSP处理器、第二DSP处理器和第三DSP处理器中均设置有链路口，所述第一DSP处理器、第二DSP处理器和第三DSP处理器之间均通过链路口连接。
进一步的为更好地实现本发明，特别采用下述设置结构：所述FPGA处理器采用EPC2LC20芯片，所述A/D转换电路采用AD9050转换器，AD9050转换器为10位A/D转换器，其采样时钟与数字视频信号的采样时钟均为12MHz。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。