电子电路及其操作方法和抑制振铃的网络与流程

本公开总体上涉及被配置成耦接至信号总线、特别地can(控制器局域网络)总线的电子电路。

背景技术：

信号总线(例如，can总线)被广泛用作例如汽车或工业应用中的通信总线。多个设备可以连接至一个通信总线，这使得这些设备能够彼此通信。每个设备包括可以连接至总线的通信接口，并在包括该通信接口的设备和连接至总线的其他设备之间提供通信。设备的示例包括致动器(例如，用于激励灯或电动机的致动器)或传感器。

can总线例如包括两条通常被称为canh和canl的信号线。总线可以具有两种不同的状态，信号线之间的电压高于某个阈值时的显性，以及信号线之间的电压基本为零时的隐性。在can网络(其是具有can总线和连接至总线的两个或更多个设备的网络)中，一个设备可以通过根据待传输的数据改变总线状态来向其他设备传输数据。

在数据传输期间，也就是说，当一个设备频繁改变总线状态时，可能发生振铃。振铃可以包括总线之间的电压振荡，特别地当总线处于隐性状态时。

存在抑制或至少减少信号总线上的振铃的必要。

技术实现要素：

一个示例涉及电子电路。该电子电路包括：发射器，其具有被配置成连接至信号总线中的第一信号线的第一输出端、被配置成连接至信号总线中的第二信号线的第二输出端、以及被配置成接收输入信号的输入端；以及振铃抑制电路，其具有被配置成连接至第一信号线的第三输出端和被配置成连接至第二信号线的第四输出端。发射器被配置成根据输入信号在第一操作状态或第二操作状态之一下操作。振铃抑制电路被配置成检测发射器从第一操作状态到第二操作状态的改变，并且至少基于检测到发射器从第一操作状态到第二操作状态的改变而在振铃抑制模式下操作达预定第一时间段。

另一示例涉及网络。该网络包括：信号总线，其具有第一信号线、第二信号线、和连接在第一信号线和第二信号线之间的总线电阻器；以及具有发射器和振铃抑制电路的电子电路。发射器包括被配置成连接至信号总线的第一信号线的第一输出端、被配置成连接至信号总线的第二信号线的第二输出端以及被配置成接收输入信号的输入端。振铃抑制电路包括被配置成连接至第一信号线的第三输出端以及被配置成连接至第二信号线的第四输出端。发射器被配置成根据输入信号在第一操作状态或第二操作状态之一下操作。振铃抑制电路被配置成检测发射器的从第一操作状态到第二操作状态的改变，并且至少基于检测到发射器的从第一操作状态至第二操作状态的改变而在振铃抑制模式下操作达预定第一时间段。

另一示例涉及一种方法。该方法包括通过连接至信号总线中的第一信号线和第二信号线的振铃抑制电路来检测连接至第一信号线和第二信号线的发射器从第一操作状态到第二操作状态的改变并接收输入信号。该方法还包括至少基于检测到发射器从第一操作状态到第二操作状态的改变由振铃抑制电路在振铃抑制模式下操作达预定第一时间段。

附图说明

以下参照附图对示例进行说明。这些附图用来图示某些原理，以便仅图示用于理解这些原理所必需的方面。附图没有按比例绘制。在附图中，相同的附图标记表示相似的特征。

图1示意性地图示了被配置成耦接至信号总线的电子电路；

图2示出了说明图1中所示的电子电路的一种操作方式的定时图；

图3示出了说明可能发生在信号总线上的振铃的定时图；

图4a和图4b示出了包括发射器和振铃抑制电路的电子电路的两个不同示例；

图5示出了发射器的一个示例；

图6示出了包括电子开关、电阻器和控制电路的振铃抑制电路的一个示例；

图7示出了图示振铃抑制电路可以如何操作的一个示例的定时图；

图8示出了图示振铃抑制电路可以如何操作的另一示例的定时图；

图9示出了振铃抑制电路的控制电路的一个示例；

图10示出了振铃抑制电路的控制电路的另一示例；

图11示出了图示使用图10所示的控制电路实现的振铃抑制电路的操作的定时图；以及

图12示出了被配置成耦接至信号总线的偏置电路的一个示例。

具体实施方式

在以下详细描述中，参照附图。附图形成说明书的一部分，并且出于说明目的，示出了可以如何使用和实施本发明的示例。应该理解，本文所述的各种实施方式的特征可以彼此组合，除非另外特别指出。

图1示意性地图示了被配置成耦接至信号总线并经由信号总线进行通信的电子电路1的一个示例。为了说明的目的，图1中还图示了信号总线2的一个示例(以虚线示出)。该信号总线2包括第一信号线21、第二信号线22以及连接在第一信号线21和第二信号线22之间的电阻器23。根据一个示例，信号总线2是can(控制器局域网)总线。在该示例中，第一信号线21也可以被称为canh线，并且第二信号线22也可以被称为canl线。

参照图1，电子电路1包括被配置成连接至第一信号线21的第一输出端11、被配置成连接至第二信号线22的第二输出端12、被配置成接收第一电源电位vcc的第一电源输入端13、被配置成接收第二电源电位gnd的第二电源输入端14以及被配置成接收输入信号sin的信号输入端15。电子电路1被配置成根据输入信号sin在第一输出状态或第二输出状态下操作，以便经由信号总线2将数据(信息)传输至连接至同一信号总线的一个或更多个其他电子电路。一个这样的其他电子电路1'在图1中以虚线图示。根据一个示例，电子电路1不仅被配置成经由信号总线2传输数据，而且在第二输出状态下还配置成经由信号总线2从连接至信号总线2的一个或更多个其他电子电路接收数据。在该示例中，电子电路还包括可得到输出信号sout的信号输出端16(在图1中以虚线和点划线图示)。该输出信号sout取决于由电子电路1经由信号总线2接收的数据。

电子电路1用作提供输入信号sin并且可选地接收输出信号sout的电子设备(图1中未图示)与经由均用作通信接口的一个或更多个其他电子电路连接至信号总线2的一个或更多个其他设备之间的通信接口。这些电子设备的示例包括但不限于传感器、或用于负载(例如，电动机、灯)的致动器或驱动器等。

图2示出了图示图1中所示的电子电路1的一种操作方式的定时图。这些定时图图示了：输入信号sin的示例性波形；第一信号线21和第二电源输入端14之间的第一电压v21，其中第二电源电位gnd可用；第二信号线22与第二电源输入端14之间的第二电压v22；以及第一信号线21和第二信号线22之间的电压vdiff，其是第一电压v21减去第二电压v22(vdiff＝v21-v22)。电压vdiff在下文中也被称为总线电压。根据一个示例，输入信号sin可以具有第一信号电平或第二信号电平，其中当输入信号sin具有第一信号电平时电子电路1在第一输出状态下操作，如果输入信号sin具有第二信号电平则电子电路1在第二输出状态下操作。仅为了说明的目的，在图2所示的示例中，第一信号电平是低信号电平并且第二信号电平是高信号电平。参照图2，在电子电路1的第二操作状态下，第一电压v21和第二电压v22基本相等，使得总线电压vdiff基本为零。电子电路1的第二输出状态和信号总线21、22的相应状态也可以被称为隐性状态。在第一输出状态下，第一电压v21和第二电压v22使得第一信号线21和第二信号22之间的电压vdiff不等于零。电子电路1的第一输出状态和信号总线21、22的相应状态也可以被称为显性状态。

仅出于说明的目的，图2中所示的波形基于以下假设：在图2中所示的时间段中，仅接收输入信号sin的电子电路1限定信号总线2的状态，使得信号总线2的状态跟随电子电路1的输出状态。也就是说，在该时间段期间，连接至同一信号总线2的其他电子电路处于隐性状态。应该注意，在图1所示的包括信号总线2和连接至该信号总线的两个或更多电子电路1、1'的类型的网络中，可以发生两个或更多个电子电路同时处于显性状态，以及这些电子电路之一进入隐性状态而一个或更多个电子电路仍处于显性状态的情形。在这种情况下，总线在这些电子电路之一已经进入隐性状态之后保持在显性状态。特别地，这种情形可能发生在几个电子电路彼此通信以确定允许哪个电子电路经由信号总线发送数据的仲裁阶段。在这样的仲裁阶段之后并且在通信阶段期间，仅一个电子电路根据输入信号在第一输出状态和第二输出状态之间改变其输出状态，以便经由信号总线传输数据，同时其他电子电路处于第二输出状态(隐性状态)并且“侦听”由该一个电子电路经由信号总线传输的数据。

在一个电子电路(例如，图1所示的电子电路1)的数据传输期间，在信号总线2上可能发生振铃。为了说明振铃，图3示出了在输入信号sin将其信号电平从第一电平变为第二电平使得电子电路1的输出状态从第一输出状态(显性状态)变为第二输出状态(隐性状态)的时间段期间输入信号sin和总线电压vdiff的定时图。参照图3，振铃包括：当输出状态从第一状态变为第二状态时，总线电压vdiff没有稳定地减小到零，而是包括振荡。这些振荡可能由信号总线和电子电路1和/或未正确终止的总线的寄生电感和寄生电容引起。由于这些振荡可能经由信号总线不利地影响通信，所以期望抑制或至少减少这些振荡。下面对被配置成抑制或至少减少这些振荡的电子电路1的示例进行说明。

图4a示出了被配置成抑制或减少信号总线2上的振铃的电子电路的一个示例的框图。参照图4a，电子电路1包括连接至电子电路1的信号输入端15并被配置成接收输入信号sin的发射器3。发射器3还包括连接至电子电路的第一输出端11的第一输出端、连接至电子电路的第二输出端12的第二输出端、连接至电子电路的第一电源输入端13的第一电源输入端、以及连接至电子电路的第二电源输入端14的第二电源输入端。电子电路1的输出状态基于发射器3接收到的输入信号sin由发射器3的操作状态来限定。在下文进一步说明发射器3的一个示例。参照图4a，电子电路1还包括振铃抑制电路4，其具有连接至电子电路1的第一输出端11的第三输出端和连接至电子电路的第二输出端12的第四输出端。可选地，电子电路1包括连接在第一输出端11和第二输出端12之间的偏置电路5。

在图4a所示的示例中，发射器3和振铃抑制电路4经由相同的电路节点连接至信号总线2，所述电路节点是第一输出节点11和第二输出节点12。在该示例中，电子电路1可以被实现为集成电路并且被布置在集成电路封装件(例如，pg-tson封装件或者pg-dso封装件)中。图4a和图4b中所示的输入端和输出端然后可以实现为集成电路封装件的引脚。

然而，发射器3和振铃抑制电路4经由相同的电路节点(例如，图4a和图4b所示的第一输出节点11和第二输出节点12)连接至信号总线仅是示例。根据图4b所示的另一示例，发射器3连接至第一输出端11和第二输出端12，并经由这些输出端11，12连接至信号总线2。在该示例中，振铃抑制电路4连接至电子电路的被配置成待连接至第一信号线21(在图4b中未示出)的第三输出端11'，以及电子电路的被配置成待连接至第二信号线22(在图4b中未示出)的第四输出端12'。第三输出端11'可以在与第一输出端11间隔开的位置处连接至第一信号线21，并且第四输出端12'可以在与第二输出端12间隔开的位置处连接至第二信号线22。此外，发射器3和可选的偏置电路5可以在第一集成电路中实现，并且振铃抑制电路可以在不同于第一集成电路的第二集成电路中实现。

参照图4a和4b，电子电路1可选地包括接收器6。该接收器6连接至第一输出端11和第二输出端12(从接收器的角度来看，第一输出端11是第一输入端并且第二输出端是第二输入端)，用于接收总线电压vdiff。此外，接收器6接收电源电压。该电源电压可以是与由发射器3接收的电源电压相同的电源电压，使得接收器可以连接至第一电源输入端13和第二电源输入端14，以在电子电路1的操作期间接收在这些电源输入节点13、14之间可获得的电源电压。这在图4a和4b中示出。根据另一示例(未示出)，接收器6不接收在第一电源输入端13和第二电源输入端14之间可获得的电源电压，而是接收不同的电源电压。接收器6可以生成输出信号sout，使得当总线电压vdiff指示总线2处于显性状态时输出信号sout具有第一信号电平，而当总线电压vdiff指示总线2处于隐性状态时输出信号sout具有第二信号电平。由接收器检测到的总线的显性状态可以由(a)电子电路1导致或(b)当电子电路1处于第二(隐性)操作状态时由连接至总线的另外的电子电路导致。在第一种情况(a)中，输出信号sout是输入信号sin的延迟形式，其中延迟由电子电路1中的传播延迟引起。在这种情况下，输出信号sout允许连接至电子电路1的设备验证包含在输入信号sin中的信息是否已经经由信号总线正确地传输，或者是否与其他电子电路发生“冲突”。当两个或更多个电子电路同时处于显性状态时，可能发生这样的冲突。

图5示出了发射器3的一个示例。在该示例中，发射器3包括连接在第一电源输入端13和第一输出端11之间的第一电子开关31以及连接在第二电源输入端14和第二输出端12之间的第二电子开关32。控制电路33接收输入信号sin并且被配置成基于输入信号sin来驱动第一电子开关31和第二电子开关32。控制电路33通过产生第一驱动信号s31和第二驱动信号s32来驱动第一电子开关31和第二电子开关32。第一电子开关31在控制节点处接收第一驱动信号，并且第二电子开关32在控制节点处接收第二驱动信号。在图5中仅示意性地图示第一电子开关31和第二电子开关32。这些第一电子开关31和第二电子开关32可以使用任何类型的电子开关来实现。适用于实现第一电子开关31和第二电子开关32的电子开关的示例包括但不限于mosfet(金属氧化物半导体场效应晶体管)、igbt(绝缘栅双极晶体管)、bjt(双极结型晶体管)、hemt(高电子迁移率晶体管)等。这同样适用于在电子电路1中实现并在下面说明的任何其他电子开关。

控制电路33被配置成根据输入信号sin接通或断开第一电子开关31和第二电子开关32。特别地，控制电路33被配置成当输入信号sin具有指示电子电路1将在第一操作状态(显性状态)下操作的第一信号电平时接通第一电子开关31和第二电子开关32，并且当输入信号sin具有指示电子开关1将在第二操作状态(隐性状态)下操作的第二信号电平时断开第一电子开关31和第二电子开关32。第一电子开关31具有作为处于导通状态的第一电子开关31的电阻的导通电阻，并且第二电子开关32具有作为处于导通状态的第二电子开关32的电阻的导通电阻。当控制电路33接通第一电子开关31和第二电子开关32时，在第一电源输入端13和第二电源输入端14之间存在电阻分压器，其中该分压器包括第一电子开关31的导通电阻、第二电子开关32导通电阻、将第一信号线21和第二信号线22耦接的总线电阻器23的电阻、以及(未示出的)电子电路1内的信号线和信号总线2的信号线21、22的线电阻。总线电压vdiff实质上是总线电阻器23两端的电压。由于第一电子开关31和第二电子开关32的导通电阻，如图2所示的总线电压vdiff小于第一电源输入端13和第二电源输入端14之间的电源电压。可选地，第一二极管34与第一电子开关31串联连接，并且第二二极管35与第二电子开关32串联连接。与电源电压相比，这些二极管34、35的正向电压使总线电压vdiff进一步降低。根据一个示例，电源电压vcc为约5v，并且在总线2的显性状态下，第一电压v21为约3.5v，第二电压v22为约1.5v，使得总线电压vdiff为约2v，并且发射器3中第一电源节点13与第一信号线21之间的电压降为约1.5v，并且发射器3中第二信号线22与第二电源节点14之间的电压降为约1.5v。

当控制电路33断开第一电子开关31和第二电子开关32时(并且当耦接至信号总线2的其他电子电路未处于显性状态时)，信号线21、22浮置，并且总线电阻器23使总线电压vdiff减小到零。可选的偏置电路5被配置成限定当第一电子开关31和第二电子开关32断开时即当电子电路1处于隐性状态时第一信号电平21和第二信号电平22的电位。根据一个示例，总线电阻器23的电阻在40欧姆(40ω)和100欧姆(100ω)之间选择，特别地在50ω和70ω之间选择。为了说明的目的，图1中仅示出了一个电阻器23。该电阻器23表示第一信号线21和第二信号线22之间的任何类型的电阻器布置。根据一个示例，仅存在一个电阻器连接在第一信号线21和第二信号线22之间。然而，也可以存在两个或更多个电阻器连接在第一信号线21和第二信号线22之间。这两个或更多个电阻器可以位于长度可高达几米的信号总线2的不同位置。前面提到的具体电阻是整体电阻器布置的电阻，例如，如果要在第一信号线21和第二信号线22之间具有60ω的电阻，则可以使用电阻为60ω的一个电阻器，可以使用各自具有120ω的电阻的两个电阻器，可以使用各自具有180ω的电阻的三个电阻器。

为了抑制振铃，振铃抑制电路4被配置成检测发射器从第一操作状态到第二操作状态的改变，并且至少基于检测到该操作状态的改变而在振铃抑制模式下操作达预定第一持续时间。“至少基于检测到该操作状态的改变”意味着振铃抑制电路仅在检测到该操作状态的改变时才在振铃抑制模式下操作，但是不一定在每次检测到操作状态的改变时都在振铃抑制模式下操作，原因是在振铃抑制模式下的操作可以取决于其他条件，这在下文进一步说明。根据一个示例，振铃抑制电路被配置成通过监测发起该操作状态的改变的输入信号来检测发射器的操作状态的改变

图6示出了振铃抑制电路4的一个示例。在该示例中，振铃抑制电路4包括具有电子开关41和电阻器42的串联电路，其中该串联电路连接在第一输出节点11和第二输出节点12之间。控制电路43至少基于输入信号s4in来驱动电子开关41，该输入信号s4in指示发射器3的操作状态的从第一操作状态到第二操作状态的改变是否由输入信号s4in引发。该信号s4in可以是指示该操作状态的改变已经被引发或者代表发射器3的操作状态的任何信号。根据一个示例，由控制电路43接收的信号s4in是输入信号sin。根据另一示例，信号s4in是基于输入信号sin由图5所示的控制电路33生成的驱动信号s31、s32中之一。

在图6所示的示例中，振铃抑制电路4的操作状态由控制电路基于输入信号s4in来限定。振铃抑制电路4在振铃抑制电路4处于振铃抑制模式时是激活的，或者在振铃抑制电路4不处于振铃抑制模式时是未激活的。根据一个示例，控制电路43在振铃抑制电路4被激活时接通电子开关41，并且在振铃抑制电路未激活时断开电子开关41。这在图7中示出，其示意性地示出了由振铃抑制电路4接收到的输入信号s4in的信号波形和由控制电路43基于输入信号s4in生成的驱动信号s41。为了说明的目的，假设由振铃抑制电路4接收的输入信号s4in是由电子电路1接收的输入信号sin。此外，假设该输入信号sin的信号电平从第一电平(图7中的低电平)到第二电平(图7中的高电平)的改变引发发射器3的操作状态从第一操作状态到第二操作状态的改变。根据一个示例，由电子开关41接收的驱动信号s41具有接通电子开关41的导通电平或断开电子开关的关断电平。仅仅为了说明的目的，在图7所示的示例中，导通电平被描绘为高信号电平并且关断电平被描绘为低信号电平。

在图7所示的示例中，输入信号sin的信号电平在第一时间t1处从第一电平变为第二电平，在该示例中，这表示发射器3从第一操作状态变为第二操作状态。在该示例中，控制电路43在第一时间t1处开始接通电子开关41达预定持续时间tsup，使得振铃抑制电路4在检测到发射器3的操作状态的改变时在振铃抑制下操作达预定时间段tsup。在该示例中，振铃抑制电路4在振铃抑制模式下的操作仅取决于检测到操作状态的改变，并且当检测到操作状态的改变时，振铃抑制电路4在振铃抑制模式下的操作(立即)开始。

当电子开关41接通时，振铃抑制电路4经由电子开关41和电阻器42将信号总线的第一信号线21和第二信号线22电连接。该电阻器42的电阻可以处于与总线电阻器23的电阻相同的范围内。根据一个示例，总线电阻器的电阻r23与振铃抑制电路4中的电阻器的电阻r42之间的比值r42/r23在1/3与3之间，特别地在1/2与2之间。因此，当振铃抑制电路4激活时，即当电子开关41接通时，在两个信号线21和22之间存在具有较低阻抗的电连接，其中这种低阻抗抑制振铃或至少减少信号总线上的振铃。电阻器42的电阻可以选自50欧姆和200欧姆之间的范围，特别地选自100欧姆和150欧姆之间的范围。根据一个示例，预定持续时间tsup选自50纳秒(ns)和10微秒(μm)纳秒之间的范围，特别地选自200纳秒(ns)和1微秒之间的范围。

在电子电路1中，在检测到发射器3从第一操作状态变为第二操作状态之后，振铃抑制电路4被激活，使得仅在可能发生由电子电路1的操作状态的改变引起的振铃的时间段内，激活振铃抑制电路4。因此，不存在以下风险：振铃抑制电路4在其他时间段期间不利地影响在信号总线2上的通信。

振铃抑制电路4被激活的持续时间tsup可以被称为抑制时间段。根据图8所示的另一示例，当输入信号sin指示操作状态的改变时，振铃抑制电路4不会立即激活。也就是说，振铃抑制电路4在输入信号sin从第一电平变为第二电平的第一时间t1处没有被激活，而是在第一时间t1与控制电路43激活振铃抑制电路4时的时间之间存在延迟时间tdel。类似于图7所示的示例，振铃抑制电路4在振铃抑制模式下的操作包括接通电子开关41达预定持续时间tsup。例如，延迟时间选自10纳秒到100纳秒之间。

图9中图示了根据图7和图8中所示的示例之一的被配置成操作电子开关41的控制电路43的一个示例。根据图9的控制电路包括接收输入信号s4in的定时器431。在该示例中，定时器431被配置成生成定时器输出信号s431，使得无论输入信号s4in的信号电平何时从第一电平变为第二电平，s431均包括具有预定持续时间tsup的信号脉冲。在该示例中，定时器输出信号s431驱动电子开关41，其中定时器信号在信号脉冲期间接通电子开关41。由图9所示的控制电路43产生的定时器输出信号s431和驱动信号s41的信号波形对应于图7所示的波形。

参照图9，可选地，延迟元件430连接至定时器431的上游。该延迟元件430引起图8中所示的延迟时间tdel，即，该延迟元件430使定时器431生成如下信号脉冲：该信号脉冲在输入信号s4in的信号电平从第一电平变为第二电平之后的延迟时间tdel之后，接通电子开关41达持续时间tsup。

图10中示出了根据另一示例的控制电路43。图11示出了在该控制电路43中可能出现的信号波形的示例。在图10中示出的控制电路中，类似于图9中示出的示例，振铃抑制电路4基于检测到发射器3的操作状态的改变而在振铃抑制模式下操作，其中检测该改变是基于监测振铃抑制电路4的输入信号s4in。如同前面说明的示例，输入信号s4in可以是电子电路1的输入信号sin或取决于该输入信号sin或从该输入信号sin得到的信号。然而，在该示例中，在振铃抑制模式下操作振铃抑制电路4不仅取决于检测到发射器3的操作状态的改变，而且取决于另外的参数。在图10所示的示例中，另外的参数是总线电压vdiff，并且仅在已经检测到发射器3的操作状态改变之后总线电压vdiff在监测时间tmon内与电压阈值vth相交的情况下，振铃抑制电路4在振铃抑制模式下操作达抑制时间tsup。

在图10所示的控制电路43中，监测时间tmon由接收输入信号s4in的另外的计时器432限定。每当输入信号s4in改变其信号电平以使得信号电平的改变表示发射器3从第一操作状态到第二操作状态的(期望的)改变时，该另外的计时器432可以产生具有监测时间的持续时间的信号脉冲。在图11所示的示例中，输入信号的信号电平的这种改变发生在第一时间t1，使得从第一时间t1开始，另外的计时器432的输出信号s432具有达监测时间tmon的信号脉冲。另外的计时器432的输出信号s432由逻辑门433接收。根据一个示例，监测时间tmon选自100纳秒(ns)到500纳秒之间的范围。

参照图10，逻辑门433还从比较器434接收比较器输出信号s434，比较器434将总线电压vdiff与由电压源435提供的阈值电压vth进行比较。由逻辑门基于计时器输出信号s432和比较器输出信号s434生成的输出信号s433被驱动电子开关41的定时器431接收。根据一个示例，该定时器431产生如下信号脉冲：当出现逻辑门输出信号s433的预定边沿时，该信号脉冲接通电子开关41达抑制时段tsup。另外的计时器432、比较器434和逻辑门433彼此适配，使得仅在总线电压vdiff在监测时间tmon内与电压阈值相交的情况下出现启动定时器431并接通电子开关41的预定边沿。在图10和11所示的示例中，“总线电压vdiff与电压阈值vth相交”意味着总线电压vdiff降至电压阈值vth以下。在图11所示的示例中，总线电压vdiff在第二时间t2处降至阈值vth以下，使得比较器输出信号s434在第二时间t2处改变其信号电平(在本示例中从低电平变为高电平)。第二时间t2在监测时段tmon内，使得比较器信号s434以及计时器输出信号s432的信号电平的变化引起逻辑门输出信号s433的预定边沿，该预定边沿经由定时器431接通电子开关41。

为了说明的目的，逻辑门在图10中被描绘为与门，并且计时器信号s432的信号脉冲的信号电平是高电平。在该示例中，激活定时器431的逻辑门输出信号s433的预定边沿是当比较器输出信号s434的上升沿出现时所发生的上升沿(由于总线电压vdiff降至电压阈值vth以下)。

在图10所示的振铃抑制电路中，甚至可能发生：在发射器3的操作状态从第一操作状态变为第二操作状态被检测到之后电子开关41不接通。这可以例如在发射器3进入第二操作状态(隐性状态)但信号总线通过另外的电子电路保持在显性状态使得总线电压vdiff不降至阈值vth以下的情况下发生。

图12示出了可选的偏置电路5的一个示例。当连接至信号总线21、22的每个电子电路处于隐性状态时，该偏置电路5限定第一电压v21和第二电压v22。在图12所示的示例中，偏置电路包括提供偏置电压的电压源53。根据一个示例，该偏置电压是电源电压的一半，即是第一电源输入端13和第二电源输入端14之间可获得的电压的一半。该电压源53连接在第二电源输入端14和分压器的抽头之间。该分压器包括串联连接在第一输出端11和第二输出端12之间的第一电阻器51和第二电阻器52。偏置电路5将第一信号线21和第二信号线22偏置成如下电压：该电压等于当耦接至总线2的每个电子电路处于隐性状态时由电压源53提供的电压。