本发明涉及以太网技术领域,具体涉及一种cpri业务线速率动态切换的方法及系统。
背景技术
通用公共无线接口(commonpublicradiointerface,简称cpri)是无线基站内部无线设备控制器(radioequipmentcontroller,简称rec)和无线设备(radioequipment,简称re)之间的接口规范。cpri接口规范灵活有效的对无线基站进行产品划分,独立的发展rec和re技术。
目前cpri标准已经演化到7.0版本,线速率从614.4mbps增加到24gbps。工程应用中往往伴随版本升级不同步,导致同一个无线基站内不同线速率同时运行,往往需要配备多个支持不同线速率的无线设备才能支持无线基站内不同线速率同时运行,导致增加无线基站设备成本,增加升级及维护难度。
因此,伴随着后期cpri版本升级,亟需一种支持多速率切换的无线设备的技术方案。
技术实现要素:
针对现有技术中存在的缺陷,本发明的目的在于提供一种cpri业务线速率动态切换的方法及系统,实现cpri接口线速率的动态切换。
为达到以上目的,本发明采取的技术方案是:一种cpri业务线速率动态切换的方法,包括以下步骤:
生成设定线速率的公共无线接口cpriip、小数分频锁相环fpllip和物理层复位控制器ip,设置所述cpriip的物理层参数及所述fpllip的配置参数,并生成所述cpriip及所述fpllip对应的基本动态重配置文件;获取基本动态重配置文件中cpriip的物理层参数及fpllip的时钟分频比配置参数;
实现cpriip和fpllip的动态重配置接口与微处理器接口之间的转换;实现cpriip协议层寄存器接口与微处理器接口之间的转换;
需要切换cpri的线速率时,更新cpriip的cpri接口线速率参数和fpllip的需要驱动的物理介质接入pma层的速率参数,生成更新后的动态重配置文件,比较更新后的动态重配置文件与基本动态重配置文件的区别;
根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置。
在上述方案的基础上,所述更新后的动态重配置文件与基本动态重配置文件的区别包括:cpriip的pma层相关参数和物理编码子psc层相关参数,以及fpllip的时钟分频比参数。
在上述方案的基础上,根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置,具体包括以下步骤:
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能关闭;
通过微处理器接口及fpllip的动态重配置接口,对fpll进行下电操作;
通过微处理器接口及cpriip的动态重配置接口,进行物理层的数字复位,模拟复位;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置fpllip的时钟分频比参数;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置cpriip的pma层相关参数、psc层相关参数;
重配置cpriip的cpri协议层相关参数;
重新校准fpllip;
重新校准cpriip的高速收发器;
通过微处理器接口及fpllip的动态重配置接口,对flpp重新上电;
通过微处理器接口及cpriip的动态重配置接口,释放物理层的数字复位,模拟复位;
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能开启。
在上述方案的基础上,所述cpriip物理层参数包括:工作模式、参考时钟频率和模式、cpri接口线速率、时钟数据恢复cdr参考时钟来源和动态重配置接口使能状态。
在上述方案的基础上,所述fpllip的配置参数包括:需要驱动的pma层的速率和参考时钟频率。
本发明还公开了一种cpri业务线速率动态切换的系统,包括:
ip生成模块,其用于生成设定线速率的公共无线接口cpriip、小数分频锁相环fpllip和物理层复位控制器ip;设置所述cpriip的物理层参数及所述fpllip的配置参数;
动态重配置文件生成模块,其用于生成设定线速率的所述cpriip及所述fpllip对应的基本动态重配置文件,获取基本动态重配置文件中cpriip的物理层参数及fpllip的时钟分频比配置参数;
接口转换模块,其用于实现cpriip和fpllip的动态重配置接口与微处理器接口之间的转换;实现cpriip协议层寄存器接口与微处理器接口之间的转换;
动态重配置文件更新模块,其用于需要切换cpri的线速率时,更新cpriip的cpri接口线速率参数和fpllip的需要驱动的物理介质接入pma层的速率参数,生成更新后的动态重配置文件,比较更新后的动态重配置文件与基本动态重配置文件的区别;
重配置模块,其用于根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置。
在上述方案的基础上,所述更新后的动态重配置文件与基本动态重配置文件的区别包括:cpriip的pma层相关参数和物理编码子psc层相关参数,以及fpllip的时钟分频比参数。
在上述方案的基础上,所述重配置模块根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置,具体包括以下步骤:
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能关闭;
通过微处理器接口及fpllip的动态重配置接口,对fpll进行下电操作;
通过微处理器接口及cpriip的动态重配置接口,进行物理层的数字复位,模拟复位;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置fpllip的时钟分频比参数;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置cpriip的pma层相关参数、psc层相关参数;
重配置cpriip的cpri协议层相关参数;
重新校准fpllip;
重新校准cpriip的高速收发器;
通过微处理器接口及fpllip的动态重配置接口,对flpp重新上电;
通过微处理器接口及cpriip的动态重配置接口,释放物理层的数字复位,模拟复位;
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能开启。
在上述方案的基础上,所述cpriip物理层参数包括:工作模式、参考时钟频率和模式、cpri接口线速率、时钟数据恢复cdr参考时钟来源和动态重配置接口使能状态。
在上述方案的基础上,所述fpllip的配置参数包括:需要驱动的pma层的速率和参考时钟频率。
与现有技术相比,本发明的优点在于:
本发明通过cpriip和fpllip的动态重配置接口与微处理器接口之间的转换;通过cpriip协议层寄存器接口与微处理器接口之间的转换;首先生成某一特定线速率的基本动态重配置文件,然后更新cpriip的cpri接口线速率参数和fpllip的需要驱动的pma层的速率参数,生成更新后的动态重配置文件,根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置,实现cpri接口线速率的动态切换,降低无线基站设备成本,降低升级及维护难度。本发明可以应用在基于cpri标准协议的接口通信中,支持基于cpri帧结构的用户侧接口,便于cpri在各种通信协议上的承载场景应用。
附图说明
图1为本发明实施例中cpri业务线速率动态切换的方法的流程示意图;
图2为本发明实施例中cpri业务线速率动态切换的方法的接口转换示意图;
图3为本发明实施例中cpri业务线速率动态切换的方法的步骤s4的流程示意图;
图4为本发明实施例中cpri业务线速率动态切换的系统的结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。
实施例1:
参见图1所示,本发明实施例提供一种cpri业务线速率动态切换的方法,包括以下步骤:
s1,生成设定线速率的公共无线接口cpriip、设置该ip相关的参数:包括工作模式,参考时钟频率和模式,cpri接口线速率,cdr(clockdatarecovery,时钟数据恢复)参考时钟来源,动态重配置接口使能;小数分频锁相环fpllip,设置该ip的相关参数,包括:参考时钟频率,需要驱动的pma(physicalmediumattachment,物理媒体附加)层的速率;以及物理层复位控制器(reset_phy_control)ip,并生成cpriip及fpllip对应的基本动态重配置文件,获取基本动态重配置文件中cpriip的物理层参数及fpllip的时钟分频比配置参数;
s2,实现cpriip和fpllip的动态重配置接口与微处理器接口之间的转换;实现cpriip协议层寄存器接口与微处理器接口之间的转换,参见图2所示,使微处理器能够动态更改cpriip的物理层及fpllip的寄存器配置。
s3,需要切换cpri的线速率时,更新cpriip的cpri接口线速率参数和fpllip的需要驱动的pma的速率参数,生成更新后的动态重配置文件,比较更新后的动态重配置文件与基本动态重配置文件的区别;
s4,根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置。
更新后的动态重配置文件与基本动态重配置文件的区别包括:cpriip的pma层相关参数和psc层相关参数,以及fpllip的时钟分频比参数。
实施例2:
在实施例1的基础上,参见图3所示,根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置,具体包括以下步骤:
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能关闭;
通过微处理器接口及fpllip的动态重配置接口,对fpll进行下电操作;
通过微处理器接口及cpriip的动态重配置接口,进行物理层的数字复位,模拟复位;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置fpllip的时钟分频比参数;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置cpriip的pma层相关参数、pcs层相关参数;
重配置cpriip的cpri协议层相关参数;
重新校准fpllip;
重新校准cpriip的高速收发器;
通过微处理器接口及fpllip的动态重配置接口,对flpp重新上电;
通过微处理器接口及cpriip的动态重配置接口,释放物理层的数字复位,模拟复位;
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能开启。
实施例3:
在实施例1的基础上,实施例1中步骤s1-s3的具体实施方案如下:
首先,生成cpriv6ip,设置相关的参数,包括工作模式,参考时钟频率和模式,cpri接口线速率,cdr(clockdatarecovery,时钟数据恢复)参考时钟来源,动态重配置接口使能;
第二,生成fpllip,设置相关参数,包括参考时钟频率,需要驱动的pma(physicalmediumattachment,物理媒体附加)层的速率;
第三,生成reset_phy_controlip;
第四,通过逻辑编码实现cpriv6ip和fpllip的动态重配置接口与本地微处理器接口间的转换,以及实现cpriv6ip的微处理器接口与本地微处理器接口间的转换;
第五,通过逻辑编码将以上3种ip及第四步中的逻辑进行整合和连接;
第六,将上述逻辑编在fpga上验证及实现。
实施例4:
参见图4所示,本发明实施例公开了一种cpri业务线速率动态切换的系统,包括:
ip生成模块,其用于生成设定线速率的公共无线接口cpriip、小数分频锁相环fpllip和物理层复位控制器ip;设置所述cpriip的物理层参数及所述fpllip的配置参数;
动态重配置文件生成模块,其用于生成设定线速率的cpriip及fpllip对应的基本动态重配置文件,获取基本动态重配置文件中与cpri接口线速率切换有关的cpriip的物理层参数及fpllip的时钟分频比配置参数;
接口转换模块,其用于实现cpriip和fpllip的动态重配置接口与微处理器接口之间的转换;实现cpriip协议层寄存器接口与微处理器接口之间的转换;
动态重配置文件更新模块,其用于需要切换cpri的线速率时,更新cpriip的cpri接口线速率参数和fpllip的需要驱动的pma层的速率参数,生成更新后的动态重配置文件,比较更新后的动态重配置文件与基本动态重配置文件的区别;
重配置模块,其用于根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置。
更新后的动态重配置文件与基本动态重配置文件的区别包括:cpriip的pma层相关参数和pcs层相关参数,以及fpllip的时钟分频比参数。
实施例5:
在实施例4的基础上,重配置模块根据更新后的动态重配置文件与基本动态重配置文件的区别,通过微处理器接口对cpriip及fpllip进行重新配置,具体包括以下步骤:
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能关闭;
通过微处理器接口及fpllip的动态重配置接口,对fpll进行下电操作;
通过微处理器接口及cpriip的动态重配置接口,进行物理层的数字复位,模拟复位;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置fpllip的时钟分频比参数;
根据更新后的动态重配置文件与基本动态重配置文件的区别,重配置cpriip的pma层相关参数、pcs层相关参数;
重配置cpriip的cpri协议层相关参数;
重新校准fpllip;
重新校准cpriip的高速收发器;
通过微处理器接口及fpllip的动态重配置接口,对flpp重新上电;
通过微处理器接口及cpriip的动态重配置接口,释放物理层的数字复位,模拟复位;
通过微处理器接口访问fpga内cpriip的配置寄存器,将高速收发器的发送使能开启。
实施例6:
在实施例4的基础上,实施例4中ip生成模块和接口转换模块具体实施方案如下:
ip生成模块:生成cpriv6ip,设置相关的参数,包括工作模式,参考时钟频率和模式,cpri接口线速率,cdr(clockdatarecovery,时钟数据恢复)参考时钟来源,动态重配置接口使能;生成fpllip,设置相关参数,包括参考时钟频率,需要驱动的pma(physicalmediumattachment,物理媒体附加)层的速率;生成reset_phy_controlip;
接口转换模块:通过逻辑编码实现cpriv6ip和fpllip的动态重配置接口与本地微处理器接口间的转换,以及实现cpriv6ip的微处理器接口与本地微处理器接口间的转换;
通过逻辑编码将上述逻辑进行整合和连接;将上述逻辑编在fpga上验证及实现。
本发明不局限于上述实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。