本发明涉及全数字射频发射机领域，具体涉及一种基于数控衰减器幅度控制的数字发射机。
背景技术：
近年来，使用基于Delta-sigma调制的数字射频发射机架构进行移动通信系统设计呈上升趋势。由于该架构与传统的模拟射频发射机架构相比，具有频带宽、变频灵活、效率高、系统简单易于集成等优点，有望成为大规模MIMO、多频段收发射机、毫米波通信的支撑技术。但是，有一些障碍限制了基于Delta-Sigma发射机的应用。其中一个障碍就是在信号在进行了Delta-Sigma调制后会在信号带外产生大量的量化噪声。这种量化噪声占了Delta-Sigma调制输出信号的主要部分。因此，在系统后续的功放放大该信号时，功放的功率的很大一部分将因为放大量化噪声被耗散掉，导致在功放的输出处对量化噪声进行滤波之后，整体效率非常差。
如何提高Delta-sigma调制的编码效率，即如何减少Delta-Sigma调制后的量化噪声是目前基于Delta-Sigma调制发射机应用的一个重要问题。为了提高编码效率问题，目前的所提出的解决方案都是在模拟域实现，通过外加模拟射频器件(合路器)来实现噪声减少，从而提高编码效率。
常规的基于Delta-sigma调制的数字射频发射机架构如图1所示，包括幅度归一化、Delta-sigma调制、数字上变频、并串转换、功放、带通滤波器。其中幅度归一化实现输入基带信号根据信号的最大幅值进行归一化，使得基带信号的幅度归一化至1到-1之间；Delta-sigma调制将多位宽信号转换为1位宽数字信号表示；数字上变频将调制后的数字基带信号变到数字射频载波频率上；并串转换使多个低速的时钟通过并行转串行组成高速的数字射频信号；功放实现数字射频小信号的功率放大；带通滤波实现量化噪声的滤除，取出射频信号。
上述的数字射频发射机架构存在的主要问题是：由于在该架构下输出的数字射频仅有1位位宽表示，包含有大量的量化噪声，导致实际的编码效率很低，使得数字发射机的整体效率也很低。并且带外的量化噪声的最高幅度响应很高，这也给发射机后端的带通滤波器设计带来很大的设计难度。
技术实现要素：
为了克服现有技术存在的缺点与不足，本发明提供一种基于数控衰减器幅度控制的数字发射机，本发明结构容易设计复杂度低、调试简单，同时减少了量化噪声，大大提高了编码效率。
本发明采用如下技术方案：
一种基于数控衰减器幅度控制的数字发射机，包括依次连接的
基带信号处理模块，包括数据分段及幅度归一化，用于对基带信号进行分段，并根据每一分段信号中的最大幅值进行幅度归一化；
Delta-sigma调制模块，将归一化后的每一分段多位宽基带信号转换为1比特位宽的数字方波信号；
数字上变频模块，转换后的数字方波信号在数字域进行变频操作，将信号搬频至FC/N的载波频率上，其中FC为射频载波频率，N为整数；
并串转换模块，将N路并行输入信号转换为1路的串行输出信号，即输出信号的速度是输入信号速度的N倍；
幅度控制模块，采用数控衰减器对输出信号的幅度进行控制，使输出信号幅值与输入信号段的峰值对应；
功率放大器及带通滤波器得到输出信号。
所述并串转换模块采用serdes接口，serdes接口中包含一个串行器。
所述数字上变频模块中N为4。
所述数控衰减器由多个衰减单元串联构成，每一个衰减单元由两个单刀双掷开关和一个固定衰减值的衰减器构成,所述数控衰减器通过外部数字输入控制单刀双掷开关。
本发明的有益效果：
本发明对输入信号进行分段幅度归一化，并以此来决定输出信号的幅值，从而减少Delta-Sigma调制后的量化噪声，改善了Delta-sigma调制的编码效率，降低了功放的功率损耗。现有的方法是进行多电平Delta-Sigma调制，然后通过外加模拟射频器件(合路器)来实现噪声减少，从而提高编码效率，提高至30％以上。与其相比，本发明更加简单方便，操作性更强。
附图说明
图1是常规的基于Delta-sigma调制的数字射频发射机结构图；
图2是本发明的结构示意图；
图3是本发明中Delta-sigma调制原理图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例
如图2及图3所示，一种基于数控衰减器幅度控制的数字发射机，包括依次连接的基带信号处理模块、Delta-sigma调制模块、数字上变频模块、并串转化模块、幅度控制模块、功率放大器及带通滤波器，最后输出信号。
所述基带信号处理模块，包括数据分段及幅度归一化，将输入的基带信号进行分段，分为N段，然后根据每一分段信号中的最大幅值所处的范围进行归一化操作。本实施例中每100个数分一段，若这100个信号中最大幅值为85，处于80至90范围，则这一段信号幅度全部除以90做归一化，然后再乘以2^n变成n位宽基带信号。
Delta-sigma调制模块，将归一化后的每一分段多位宽基带信号转换为1比特位宽的数字方波信号；具体调制原理如图3所示，其中
Y(z)＝X(z)+(1+αz-1+z-2)Eq(z) (1)
＝STF(z)X(z)+NTF(z)Eq(z) (2)
信号传递函数STF(z)为1，噪声传递函数NTF(z)为NTF(z)＝(1+αz-1+z-2)。在经过量化之后得到的x5是1比特位宽输出信号，实现了多位宽基带信号转换为1比特位宽的数字方波信号。
数字上变频模块，转换后的数字方波信号在数字域进行变频操作，将信号搬频至FC/N的载波频率上，其中FC为射频载波频率，N为整数；
例如取N为4，将Delta-sigma调制得到的信号Z＝Zi+j*Zq按照的格式进行数字上变频，可以达到FC/4的频率。
并串转换模块，将N路并行输入信号转换为1路的串行输出信号，即输出信号的速度是输入信号速度的N倍；
采用serdes接口，serdes接口中包含一个串行器，其具有并串转换功能，输出作为数控衰减器的输入。串行器将N路并行数字信号转换为一路串行数字信号输出。若单路并行信号频率为Fc/N,则进行并串转换后，串行输出的信号频率为N*Fc/N＝Fc。例如假设Fc＝4GHz，重复4次则N＝16，数字中频信号的频率为Fc/N＝250MHz,所以串行器每一路输入信号的频率为250MHz，即表示Delta-sigma调制频率在250MHz。
幅度控制模块，采用数控衰减器对输出信号的幅度进行控制，使输出信号幅值与输入信号段的峰值对应；
例如假设以输入信号除以100为基准，若一段输入信号幅度全部除以90做归一化，则通过FPGA的I/O口进行控制，使得这一段信号在输出时，数控衰减器对其幅度衰减10％。即假设输出信号为1V，则经过数控衰减器之后只有0.9V。通过这样对使用不同归一化权值的信号赋予不同输出幅值，从而提高了编码效率。当分段数越多，编码效率越好。
数控衰减器是利用外部的编码信号控制各级的单刀双掷开关，按需实现衰减的步进或叠加。数控衰减器是由多个衰减单元串联组成的，而每一个衰减单元则又是由两个单刀双掷开关和一个固定衰减值的衰减器组成。对于每一个衰减单元来说，若外部的编码控制信号为1，表示单刀双掷开关接通路，则信号直通，若外部的编码控制信号为0则单刀双掷开关接衰减器，信号就衰减固定值。
功率放大器，经过数控衰减器调节幅度后的输出信号经过功率放大器将功率放大。
带通滤波器，是将放大后的信号经过带通滤波器将带外噪声滤除，只保留下信号部分。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。