码分射频识别无源标签应答数据时钟提取方法与流程

本发明属于物联网领域的uhfrfid技术中的码分射频识别(cd-rfid)，涉及uhfrfid无源标签应答数据时钟提取方法。与现行uhfrfid相比，现行uhfrfid属于单信道接入(sc-rfid)体制，简单的ask线性调制，脉冲间隔编码(pie)，没有应答数据相位同步需求；基于移位m序列族扩展频谱的码分射频识别(cd-rfid)属于多信道码分接入(cd-rfid)体制，与cdma移动通信相似，该体制要求统一的时间基准和精准的应答时间点的应答数据时钟。
背景技术：
：基于移位m序列族的扩展频谱码分射频识别(cd-rfid)技术实现的关键之一，也是与现行uhfrfid的重要区别之一，在于要求所有到达读写器接收端的无源标签应答信号同频同相。uhfrfid是一个闭环工作系统，无源标签应答的射频载波和数据时钟全依靠下行信道提供支持。现行uhfrfid代表性的技术标准iso/iec18000-6规定：在uhfrfid无源标签上电激活时段，读写器发送询问指令，采用ask线性调制，脉冲间隔编码(pie)，无源标签通过对读写器(或称阅读器)发送的脉冲间隔编码调制信号检测，校准本地时钟，获取数据同步。在无源标签应答时段，读写器发送射频载波，供标签实施后向散射调制，应答数据信号仍然沿用此前由读写器询问指令信号校准的本地时钟，然而此时的本地时钟产生器没有新的参考信号输入，处于自由漂移状态，以致标签使用miller副载波调制应答时，最大频偏达±22％，这种方法显然不适用于码分射频识别。2010年前后，很多国家(地区)，包括美国，日本，德国，印度，波兰，和我国台湾，开展了类似码分射频识别技术的“基于cdma的rfid”研究，基于一个错误的认知：gold序列族是“基于cdma的rfid”的最佳选择。尽管一致承认，数据时钟同步和功率控制是系统设计的关键技术，但所有的“基于cdma的rfid”研究都回避该类课题，假定同步和功率控制已经实现。与本发明最接近的技术是本人的专利“移位m序列族扩展频谱rfid空中接口下行信道同步”(专利号：lz201010116160.4)，该专利主要权利要求针对码分射频识别下行信道信息传输需求，涉及读写器到无源标签的chip同步和数据同步需求。在无源标签应答时段，为支持无源标签应答，读写器通过下行信道发送受chip(扩展频谱序列码片)时钟调制的载波，但仅限于chip时钟，未涉及系统时间基准和应答时间点相关的数据时钟问题。技术实现要素：本发明用于基于移位m序列族扩展频谱的码分射频识别无源标签应答时段，为无源标签应答提供确定的时间基准和精确应答时间点的应答数据时钟。实现方法包括本地同步序列产生器的启动，提取同步序列初始状态脉冲，建立时间基准；利用同步序列计时，提取同步序列特定状态位脉冲作为标签应答时间点，构建应答数据时钟。1.码分射频识别上行信道多标签应答信号相关的需求基于移位m序列族扩展频谱的码分射频识别上行信道为码分多标签并行应答信道，发射端为同一移位m序列族内不同序列扩展频谱，承载标签应答数据无源标签群，接收端为读写器多信道相关接收单元，为保证正确识别多标签，要求到达读写器接收端的所有标签应答信号同频、等幅、同相。同频：指射频载波同频，所有标签应答载波本来自同一读写器，可保证同频；等幅：指到达读写器信号电平一致，由系统功率控制解决；同相：码分多标签应答信号同相指应答数据调制信号同相，由应答数据时钟来保证。应答数据时钟有统一的时间基准，以确保多标签的应答时钟有统一的计时参考点；通过同步序列移位计时确定特定的状态位应答，使多标签都在统一的应答时间点应答。2.移位m序列族判决模糊特性决定应答数据相位同步精度需求由于移位m序列族具有判决模糊特性，当传输时延超过1chip时，一个移位m序列就变为同一序列族内的另一个移位m序列，传输时延0.5chip成为判决模糊界。因此，同一读写器接收的任一无源标签的应答时钟同步误差不能超过0.5chip，相对于序列周期，同步误差应满足：l为序列长度，例如，当l＝63时，则当l＝15时，则3.时间基准码分射频识别系统指配移位m序列族中的一个特定序列为同步序列，同步序列调制信号在无源标签应答时段由读写器发送，无源标签接收并解调得到读写器发送的同步序列，启动本地同步序列产生器，取同步序列的初始状态为系统的时间基准，若每个读写器构成一个独立系统，同步序列初始状态就成为系统内所有标签应答数据时钟的唯一的时间基准。3.应答数据时钟码分射频识别的射频频谱宽度不同，可能下行信道与上行信道采用相同或不同的chip速率。因此，对应的应答数据时钟速率不同，由于应答数据时钟速率与同步序列周期可能相等或不等，每同步序列周期提取状态位数决定于应答时钟数据速率。实现方法是：首先，用接收的同步序列启动无源标签本地同步序列产生器，取得对读写器发送的同步序列同步；情况一：下行信道chip率等于上行信道chip率1/3，应答状态位为同步序列周期内的三个等距离的状态位，连接在同步序列产生器的标签应答状态位提取门m2为全系统统一的同步序列三等分状态位提取门，所提取周期性脉冲，构建应答数据时钟。三等分状态位提取的时钟速率是同步序列周期率的三倍。三等分状态位的可能取值有l/3组，每组3个状态位，l为同步序列长度，系统设计选择l/3组状态位中的一组。情况二：上、下行信道chip率相同设计，连接在同步序列产生器的标签应答状态位提取门为系统统一的同步序列初始状态的某个移位状态位提取门m2，所提取周期性脉冲，构建应答数据时钟，应答数据时钟与时间基准间有统一的固定移位量，移位量取值范围：0～(l-1)，系统设计只能在0～(l-1)值中选择一个。由于应答数据时钟由连接在本地同步序列产生器的状态提取门m2提取，本地同步序列产生器产生序列与接收的读写器发送同步序列同步，可以确保时间基准一致，应答数据时钟与时间基准之间的相对关系确定，剩余同步误差仅决定于逻辑电路的翻转时延差和空间距离的传播时延差，前者由无源标签芯片cmos制造工艺保证，后者因uhfrfid短距离通信环境特性而无虞。附图说明图1.上行信道无源标签应答时钟提取逻辑图一上行信道无源标签应答时钟提取逻辑，由同步启动控制开关k，双稳触发器f，本地同步序列产生器lssg，同步序列初始状态位提取门m1，和应答状态位提取门m2组成；本地同步序列产生器lssg由移位寄存器sg和反馈逻辑bl组成；反馈逻辑bl、同步序列初始状态位提取门m1和标签应答状态位提取门m2的逻辑函数均由系统设计决定。图1为一个示例。示例参数说明如下：使用15位移m序列族，本原多项式：g(x)＝1+x3+x4。反馈逻辑为：时间基准取同步序列初始状态位，本例取其状态15，逻辑函数：无源标签应答状态位是同步序列的三等分状态位(15，10，5)组，逻辑函数：图2.上行信道无源标签应答时钟提取逻辑图二上行信道无源标签应答时钟提取逻辑，由同步启动控制开关k，双稳触发器f，本地同步序列产生器lssg，同步序列初始状态位提取门m1，和应答状态位提取门m2组成。本地同步序列产生器lssg由移位寄存器sg和反馈逻辑bl组成，反馈逻辑bl、同步序列初始状态位提取门m1和标签应答状态位提取门m2的逻辑函数由均系统设计决定。图2为一个示例。示例参数说明如下：使用15位移m序列族，，本原多项式：g(x)＝1+x3+x4。同步序列初始状态，同上例，取0001，状态位15，逻辑函数：无源标签应答状态位是以初始状态(状态位15)为基准的某个移位状态位，本例取1111，状态位4，逻辑函数：x4x3x2x。具体实施方式同步启动：起始，接收同步序列输入/本地同步序列反馈输入选择开关k连接接收同步序列输入，输出连本地同步序列产生器lssg的移位寄存器sg，本地同步序列产生器lssg的移位寄存器sg与其反馈逻辑bl断开。接收同步序列由chip时钟驱动，逐位移入本地同步序列产生器lssg的移位寄存器sg，至同步序列初始状态位提取门m1读得初始状态输出脉冲触发双稳触发器f翻转，接收同步序列输入/本地同步序列反馈输入选择开关k断开本地同步序列产生器lssg的移位寄存器sg与接收同步序列输入连接，转而将本地同步序列产生器lssg的移位寄存器sg与其反馈逻辑bl相连接，本地同步序列产生器lssg进入自循环，完成同步启动。2.系统时间基准与无源标签应答时钟与本地同步序列产生器lssg移位寄存器sg相连接的同步序列初始状态提取门，周期性输出初始状态位脉冲，构成系统时间基准。与本地同步序列产生器lssg移位寄存器sg相连接的标签应答状态位提取门，周期性输出应答状态位脉冲，构成应答数据时钟。2.1系统时间基准和无源标签应答数据时钟提取逻辑计算举例之一采用15位移位m序列族作为无源标签应答扩展频谱序列和读写器下传同步序列，上行信道chip率等于下行信道chip率三倍，无源标签应答时钟提取逻辑设计举例如下。选择15位移位m序列，本原多项式：g(x)＝1+x3+x4所生成m序列如表1表1本原序列表多项式g(x)＝1+x3+x4序列表序列表111100010011010状态位序432115141312111098765按照序列的起始位定义序列名称，如上表，序列的起始位为4，则称其为移位m序列族内序号4序列，表示为s4，其序列表第4、3、2、1位构成序列的s4初始状态，初始状态码为：1111。设系统规定s15为同步信道，即同步序列为从状态位序15开始的移位m序列，则同步信道s15的初始状态为0001，在本地同步序列产生器中提取逻辑为：规定该初始状态位为系统同步时间基准。按系统设计需要，上行信道应答数据时钟速率为同步序列周期率的三倍。同步序列长为15位，将其等间隔三分段，邻间隔相距5位，按序列间隔5位对序列排列如表2：表中每个对应状态位均为三等分状态位，但逻辑表达式各不相同，选择其中最简的一组，如红框所示的三等分状态位组，获取三倍于序列周期率的数据时钟逻辑表达式方法如下：截取表2中共性最明显的连续4位，应用卡诺图求解函数表达式，取三等分状态位序为5，10，15，对应状态码列卡诺图如表3.表3.3倍于序列周期率的数据时钟求解卡诺图得同步序列三等分状态位序5，10，15，逻辑表达式：同步序列三等分状态位推算方法可移用于63，255位移位m序列族，下行链路8进制扩展频谱编码，上行链路2进制扩展频谱编码，上行信道chip率是下行信道chip率三倍的码分射频识别系统。2.2系统时间基准和无源标签应答数据时钟提取逻辑计算举例之二以15位移位m序列族，上行链路chip率等于下行链路chip率，无源标签应答时钟提取逻辑设计举例。选择15位移位m序列，本原多项式：g(x)＝1+x3+x4序列表同表1。表1本原序列表多项式g(x)＝1+x3+x4序列表序列表111100010011010状态位432115141312111098765按照序列的起始位定义序列名称，如上表，序列的起始位为4，则称其为移位m序列族内序号4序列，表示为s4序列表第4、3、2、1位构成初始状态，状态码为：1111。设系统规定s15为同步信道，即同步序列为从状态位序15开始的移位m序列，则同步信道s15初始状态为0001，在本地同步序列产生器中提取逻辑为：规定该初始状态位为系统同步时间基准。由于上行信道与下行信道chip率相同，无源标签应答数据时钟速率等于同步序列周期率。可以取同步序列相对移位的状态位提取脉冲构建无源标签应答数据时钟位移量可以为0～(l-1)中任何一个值，本示例移位量取4，即无源标签应答状态位状态码为1111。在本地同步序列产生器设标签应答状态位提取门逻辑表达式：x4x3x2x。本例方法适合于2mhz及2mhz以下许可射频频谱宽度，适用序列长度可推广到31,63,127位移位m序列族，上、下行信道均为2进制扩展频谱编码，上行信道chip率等于下行信道chip率的码分射频识别系统。当前第1页1 2 3