一种视频信号生成装置及方法与流程

本发明属于电子技术领域，尤其涉及一种视频信号生成装置及方法。

背景技术：

cameralink接口是数字图像接口。目前在图像采集、安防监控和工业生产等领域大量使用，基于cameralink接口的图像处理产品种类繁多。由于cameralink没有标准的通信规范，各厂家的不同产品虽均采用cameralink接口，但在传输时序和定义上存在差异，造成不同产品间的兼容性不高。cameralink接口的产品主要包括图像采集前端的摄像头和图像处理后端的图像处理设备。在这两种产品的开发阶段，均需要对端设备进行联调和验证。在产品使用阶段，两种产品由于兼容性问题往往不能更换对端产品型号。若需要更换其中一端的产品型号，往往需要对端产品进行更换或修改。

针对cameralink摄像头的联调和验证，市面上存在cameralink图像采集卡。这种采集卡功能丰富，可支持多种分辨率和帧频，并提供摄像头的参数控制。对于cameralink图像处理设备，市面上尚没有很好的联调和验证设备；当更换摄像头型号时，往往带来图像处理设备的更改。在更改的过程中，需要多种参数的调整和验证，这就需要一种参数可灵活调整的视频信号生成装置。

技术实现要素：

本发明旨在解决上述问题，提供一种参数可灵活调整的视频信号生成装置及方法。

本发明所述视频信号生成装置，包括fpga主控模块、cameralink编码模块、pcie通信模块和电源模块；所述fpga主控模块包括fpga、存储模块、晶振和通信接口；所述存储模块、晶振和通信接口均与fpga相电连接；所述pcie通信模块设置有pcie接口；所述cameralink编码模块和电源模块均与fpga相电连接；所述pcie通信模块通过pcie接口与fpga相电连接。

本发明所述视频信号生成装置，所述存储模块包括norflash和ddriiisdram；所述ddriiisdram设置有两个；所述norflash设置有qspi接口；norflash用于存储工作代码、ddriiisdram用于运行缓存。

本发明所述视频信号生成装置，所述通信接口包括jptg接口，jptg接口用于调试。

本发明所述视频信号生成装置，所述编码模块由lvds串行器模块组成。

本发明所述视频信号生成装置，所述电源模块包括若干个并列设置的dc/dc芯片；电源模块将输入的电源降压为视频信号发生装置内部需要的各种低压电源，供各模块电路工作使用。若干个dc/dc处于平级关系，分别从同一电压源取电后生成不同电压输出。

本发明所述视频信号生成装置，所述电源模块包括四个ltm4623芯片和一个tps51100芯片。

本发明所述视频信号生成装置，所述四个ltm4623芯片的输出电压分别为3.3v、1.0v、1.2v、和1.5v；所述tps51100芯片的输出电压为0.75v。

本发明所述视频信号生成装置的生成方法，将需要显示的视频内容及控制命令通过pcie通信模块的pcie接口传输至fpga，fpga主控模块对视频内容进行缓存后通过fpga根据控制命令对视频内容中的图像进行图像调制处理，再通过cameralink编码模块进行串行处理后输出。

本发明所述视频信号生成装置的生成方法，所述图像调制处理包括图像缩放、ddr缓存、图像锐化、色彩空间转换、图像叠加、帧频变换和分辨率设置。

本发明所述视频信号生成装置的生成方法，所述出串行处理为将28位并行数据信号转换为lvds差分信号。

本发明所述视频信号生成装置及方法，包括fpga主控模块、cameralink编码模块、pcie通信模块和电源模块；所述fpga主控模块包括fpga、存储模块、晶振和通信接口；所述存储模块、晶振和通信接口均与fpga相电连接；通过fpga产生cameralink输出视频，充分利用fpga的现场可编程特性，显著提高cameralink开发调试的灵活性，降低开发成本。

附图说明

图1为本发明所述视频信号生成装置的结构示意框图；

图2为本发明视频信号生成方法的流程示意图；

图3为本发明所述视频信号生成装置的cameralink编码模块结构示意图；

图4为本发明所述视频信号生成装置pcie通信模块结构示意图；

图5为本发明所述视频信号生成装置电源模块结构示意图。

具体实施方式

下面通过实施例对本发明所述视频信号生成装置及方法进行详细说明。

实施例一

本发明所述视频信号生成装置，如图1所示，包括fpga主控模块、cameralink编码模块、pcie通信模块和电源模块；所述fpga主控模块包括fpga、存储模块、晶振和通信接口；所述存储模块、晶振和通信接口均与fpga相电连接；所述pcie通信模块设置有pcie接口；所述cameralink编码模块和电源模块均与fpga相电连接；所述pcie通信模块通过pcie接口与fpga相电连接。所述存储模块包括norflash和ddriiisdram；所述ddriiisdram设置有两个；所述norflash设置有qspi接口；norflash用于存储工作代码、ddriiisdram用于运行缓存。所述通信接口包括jptg接口，jptg接口用于调试。

本发明所述视频信号生成装置，如图3所示，所述cameralink编码模块由lvds串行器模块组成。如图5所示，所述电源模块包括五个并列设置的dc/dc芯片；包括四个ltm4623芯片和一个tps51100芯片，电源模块将输入的电源降压为视频信号发生装置内部需要的各种低压电源，供各模块电路工作使用。四个ltm4623芯片的输出电压分别为3.3v、1.0v、1.2v、和1.5v；所述tps51100芯片的输出电压为0.75v；输入为pcie接口的12v电源。

在本实施例中，fpga根据消耗io管脚数选择xc7a100t-fgg676型号，fpga主控模块接收连接各功能模块，主要完成数字图像处理，包括图像缩放、ddr缓存、图像锐化、色彩空间转换、图像叠加、帧频变换、分辨率设置等。cameralink编码模块主要功能是将fpga输出的并行28位数据串行处理为符合cameralink传输规范的差分lvds信号。pcie通信模块主要完成视频信号发生器与pc主机间的数据通信，通信内容包括显示图像和控制命令等。电源模块将从pc主机输入的电源降压为视频信号发生器内部需要的各种低压电源，供各模块电路工作使用。pcie接口的金手指部分，可直接对插在pc主机的pcie插槽内，如图4所示，以x1速率的pcie通信为例，可根据使用环境扩展至pcie的x16速率通信。pc主机通过金手指接口为视频信号生成装置提供通信和供电。

fpga主控模块由fpga、qspi接口的norflash、ddr3sdram、晶振和jtag接口等组成。fpga包含了8对高速口，外挂两片美光公司的型号为mt41k256m16ha-125it:e的ddr3sdram作为图像的缓存，容量为512mb，两片共1gb，时钟频率高达667mhz，满足fpga运算处理过程中的数据缓冲需求。在数据处理中，两片缓存做乒乓操作，保证数据正常通信。fpga配置rom采用qspi接口的norfalsh芯片，型号为w25q128fv，工作电压3.3v，直接与fpga连接。

如图3所示，cameralink编码模块主要由lvds串行器ds90cr287芯片组成，将fpga输出的28位3.3v并行数据信号转换为lvds差分信号，编码的数据位符合cameralink传输规范。输出连接器为cameralink标准接插件mdr26。

如图4所示，pcie通信模块采用pcie桥芯片来实现视频信号发生器与pc主机间的通信，完成视频数据传输。在本实施例中pcie桥芯片型号选用pex8311。设计pcie使用x1连接，该芯片每方向速度可达2.5gbps。

实施例二

在实施例一的基础上，本发明所述视频信号生成装置的生成方法，如图2所示，将需要显示的视频内容及控制命令通过pcie通信模块的pcie接口传输至fpga，fpga主控模块对视频内容进行缓存后通过fpga根据控制命令对视频内容中的图像进行图像调制处理，再通过cameralink编码模块进行串行处理后输出。所述图像调制处理包括图像缩放、ddr缓存、图像锐化、色彩空间转换、图像叠加、帧频变换和分辨率设置。所述出串行处理为将28位并行数据信号转换为lvds差分信号。

pc主机通过上位机内的软件产生需要显示的视频；视频内容通过pcie接口通信至视频信号发生器的fpga，fpga进行图像缓存、图形变换、叠加强化等处理后，通过cameralink视频接口进行输出显示。fpga可产生自定义的输出时序，因此产生不同帧频和分辨率的视频信号。

本发明所述视频信号生成装置采用模块化设计，配合简单的结构外壳可形成功能丰富的视频信号源，用于多种cameralink信号处理设备的调试和仿真，具有极高的灵活性。