环形放大器及应用其的余量增益电路的制作方法

本发明属电学领域，涉及一种模数转换方法，尤其涉及一种环形放大器及应用其的余量增益电路。
背景技术：
：cmos图像传感器(cis)在消费类电子产品中的应用日益广泛，对cis的面积和功耗要求也越来越苛刻。流水线模数转换器(pipelinedadc)能同时实现较高的速度和精度，因此在cis中使用较多。传统的流水线adc设计中，余量增益电路(mdac)是基于闭环负反馈的开关电容电路来实现的，其中，跨导运算放大器(ota)占了模拟域功耗的主要部分。因此，ota的设计对整个adc至关重要。然而，随着cmos工艺的不断发展，尤其当电源电压降低到1v以下时，传统ota结构的性能已经不能满足于低功耗的设计需求。现有技术中提出了一系列改进方案取代传统ota，如图1所示，提出了一种全新的环形放大器(ringamplifier)，然而，这种放大器对内部失调电压vos比较敏感，如图2所示，绿色虚线表示未引入失调电压时的频率响应，红色实线表示引入失调电压后的频率响应，由图可知，引入失调电压后，红色实线的第一极点向左推移，使第一极点和第二极点的距离加大，系统更趋于稳定，但vos的变化可能导致环形放大器震荡。如图3所示，为一种精简的环形放大器结构，它在第二级反相器的输出端引入了电阻rb，rb两端的电压差vos(即vcp-vcn)作为内部失调电压；同时，在输出级引入了高阈值器件。由环形放大器的工作原理可知，只要vos满足：vthn+|vthp|+vos＞vdd(1)则mcn和mcp工作在亚阈值区，式中vthn和vthp分别为mcn和mcp的阈值电压。由于采用了高阈值器件和自偏置vos，vthn和|vthp|都较大，条件(1)更容易成立。因此，这种结构能提高环形放大器的鲁棒性；此外，高阈值器件的引入也提高了输出阻抗，使环形放大器的开环增益得到进一步提升。mnr的引入是为了功耗和噪声的折衷。采用电阻自偏置vos，并使用高阈值器件，大大提高了环形放大器的鲁棒性，图3中的结构进一步优化了环形放大器的稳定性，但它的电源抑制和共模抑制能力依然较差。对于二极管接法的mnr，电源的扰动可以直接作用到它的栅级，其源极也会产生相同的扰动，因此，放大器对来自电源的扰动几乎没有抑制作用；其次，mnr上的压降vgs较大，在图3中采用65nm工艺，pmos的vgs的典型值约为0.35v，对于1.2v的电源电压，输入管的跨导和电流可以较好的折衷；但对于180nm工艺，这个vgs的值约为0.7v，要获得同样大小的跨导，输入管的尺寸会变的很大，而过大的尺寸会增加输入寄生电容，进而对adc的精度和速度造成影响，恶化放大器的性能。此外，电阻rb的引入虽然能产生内部失调电压，但集成电路中电阻的制作精度较差，其绝对误差可以达到±20％，这会使图3中的vos变化较大，此时，输出级可能会脱离亚阈值区而进入线性区，环形放大器将不再正常工作。技术实现要素：本发明提供了一种环形放大器及应用其的余量增益电路，以至少部分解决上述问题。有鉴于此，本发明提供了一种环形放大器，包括：包含互补的两个mos管连接一p沟道mos管结构的第一放大级，并在该第一放大级的输出级引入负反馈；进一步的，负反馈为在该第一放大级中互补的两个mos管及p沟道mos管间形成负反馈。包含两个mos管分别连接共源的两个mos管组成具有两个共源放大器结构的第二放大级；以及包含互补的两个mos管结构的输出级。进一步的，输出级中mos管的阈值电压大于第一放大级与第二放大级中mos管的阈值电压。进一步的，第一放大级、第二放大级及输出级之间直接耦合。更进一步的，第二放大级与输出级的直接耦合方式为：第二放大级中的第一共源放大器与输出级中的第一mos管直接耦合，第二放大级中的第二共源放大器与输出级中的第二mos管直接耦合。基于上述环形放大器结构，本发明还提供了一种全差分环形放大器，包括：将两个上述环形放大器的第一放大级共源连接实现全差分环形放大器，实现信号的差分输入和输出；在该共源连接的全差分环形放大器的第一放大级引入尾电流源实现反馈控制；该全差分环形放大器的两端输出级连接开关电容电路实现共模反馈。利用上述全差分环形放大器，本发明还实现了一种基于其的余量增益电路，包括：该全差分环形放大器并联连接一输入开关，该输入开关闭合消除与该全差分环形放大器串联连接的调零开关断开时引入的失调。本发明提出的一种环形放大器及应用其的余量增益电路，具有以下有益效果：(1)该环形放大器通过pmos管取代nmos管，并在第一放大级引入负反馈，提高了第一放大级的电源抑制能力，优化其速度与功耗；(2)第二放大级中的电阻使用共源极接法的两个mos管取代，由mos有源负载直接产生偏置电压，其内部失调电压不再受集成电路中电阻制作工艺的影响；(3)利用该环形放大器结构实现全差分环形放大器并构建余量增益电路，实现更高精确度的余量增益电路设计。附图说明图1是传统的环形放大器；图2是图1中环形放大器的频率响应；图3是
背景技术：
中提到的精简的环形放大器；图4是本发明实施例的环形放大器电路结构；图5是本发明实施例的全差分环形放大器及开关电容共模反馈；图6是应用图5的全差分环形放大器实现的1.5bitmdac的结构；图7是图6的mdac结构工作时的开关时序；图8是图7mdac中各项时钟的开关时序图。具体实施方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。本发明的目的是给出一种新型全差分环形放大器的实现方法。有鉴于此，本发明一实施例提供了一种环形放大器，如图4及图5所示，包括：包含互补的两个mos管101和102连接一p沟道mos管103结构的第一放大级，并在该第一放大级的输出级引入负反馈。本实施例中，用pmos管mpr取代了图3所示环形放大器中的nmos管mnr，并在第一放大级的输出引入了负反馈，该第一放大级中互补的两个mos管接收输入电平，结合p沟道mos管103及负反馈实现一级放大。一些实施例中，负反馈为在该第一放大级中互补的两个mos管101与102及p沟道mos管103间形成负反馈。可以看到，第一放大级使用pmos管mpr及引入负反馈，使电源上的扰动不再直接作用于m2的源极，放大器对电源的扰动有一定的抑制作用，从而提高了第一级的电源抑制能力；更重要的是，由于mpr的负反馈作用，第一放大级的输出电压更稳定，提高了系统的共模抑制能力。mpr工作在线性区，引入负反馈后，第一放大级的等效跨导为：式中gm1、gm2分别为m1和m2的跨导，go3为mpr的导纳，go3的值和gm2的值近似相等。合理调节mpr的尺寸即可调节第一放大级的电流和带宽，从而优化第一放大级的速度和功耗。实际设计时，为了获得更高的速度，m1和m2的宽长比(w/l)会尽可能的大，考虑到pmos的迁移率较大，一般取m2的尺寸为m1的3到4倍以使反相器的翻转尽可能在中间电平。本发明提供的环形放大器还包括：包含两个mos管104和105分别连接共源的两个mos管107和106组成具有两个共源放大器结构的第二放大级；本实施例中，图3所示环形放大器中的电阻rb被共源极接法的mos管m3和m4取代，vb是它们的偏置电压，本文直接取vb为放大器的输出共模电压vcm(＝0.5*vdd)。放大器的第二放大级被劈裂成两个共源放大器。这种结构的好处是由mos有源负载直接产生偏置电压vcp和vcn，其内部失调电压vos不再受集成电路中电阻制作工艺的影响。本发明提供的环形放大器还包括：包含互补的两个mos管108和109结构的输出级。一些实施例中，输出级中mos管的阈值电压大于第一放大级与第二放大级中mos管的阈值电压。一些实施例中，第一放大级、第二放大级及输出级之间直接耦合。其中，第二放大级中的由105和106组成的第一共源放大器与输出级中的第一mos管109直接耦合，第二放大级中的由104和106组成的第二共源放大器与输出级中的第二mos管108直接耦合。本实施例中，由于m3和m4单独使用了偏置电压vb，第二放大级的输出节点并未增加额外的寄生电容，不会降低放大器的带宽；此外，由于输出级工作在亚阈值区，vcn较小(接近于vthn)，vcp较大(接近于vdd-|vthp|)，因此，m3和m4的尺寸都较小，只有微弱的上拉和下拉能力，流过它们的电流也较小，满足低功耗设计要求。为了降低第二放大级的电流，m3和m4的沟道宽度取为最小值220nm，实际流过每个共源级的电流约30ua。第一放大级的带宽直接决定了放大器的速度，因此，第一放大级消耗的电流较大；输出级的电流消耗极小，所以输出级的尺寸也较小，实际取高压管的最小沟道长度0.35um，为了兼顾放大器的稳定性，其nmos沟道宽度仅取为1um，pmos的沟道宽度为3um。由于图4所示的环形放大器是单端输入单端输出，它始终带有单端结构的缺点，如偶次谐波失真大、抗噪声能力弱等。为了克服这些问题，基于上述环形放大器结构，本发明另一实施例进一步提出了一种全差分环形放大器，如图6所示。其结构包括：将两个上述环形放大器的第一放大级共源连接实现全差分环形放大器，实现信号的差分输入和输出；在该共源连接的全差分环形放大器的第一放大级引入尾电流源实现反馈控制。相比于用两个单端放大器实现的伪差分结构，所提出的全差分结构对称性更好。本实施例中，该全差分环形放大器的第一级引入了nmos尾电流源，使输入对实现差分化，即形成差分输入差分输出的环形放大器。该全差分环形放大器还包括：该全差分环形放大器的两端输出级连接开关电容电路实现共模反馈。本实施例中，由于线性区的mpr对第一级输出电平具有稳定作用，故而第一级无需额外的共模反馈，第二级增益较低，也不需使用共模反馈，第三级的输出共模反馈采用开关电容电路(sc-cmfb)，反馈控制端vfb即是尾电流源的栅极。ck1和ck2为两相不交叠时钟，vcm为放大器的输出共模电压，vb的值与vcm相同，vbn由基本的电流镜偏置产生。输出级使用了3v高阈值器件拓展vos的范围，在1.8v的电源电压下，仿真得到vos的值约0.3v。利用上述全差分环形放大器，本发明又一实施例还实现了一种基于其的余量增益电路，本实施例中，图7所示的即是采用所提出的全差分环形放大器构建的1.5bit余量增益电路(mdac)结构，包括：上述全差分环形放大器并联连接一输入开关，该输入开关闭合消除与该全差分环形放大器串联连接的调零开关断开时引入的失调。本实施例中，mdac在ck1为高时采样，同时环形放大器进行自动调零，由于在采样相时环形放大器的输出负载只有cc(假设cc＜c1+c2)，且反馈系数增加至1，这会使放大器存在稳定性问题。为了使放大器在采样相时也能正常工作，本设计在输出引入了开关scl和电容cla，scl在采样相时闭合，保证放大器在采样相时的等效负载基本不变。调零开关saz在断开时会对电容cc注入电荷，这些电荷会表现为输出失调。为消除这一失调，本设计引入了开关sp，它由ck1pd控制，采用适当的时序，可以消除saz引入的失调。图8给出了mdac中各项时钟的时序图，采样结束时，调零开关saz首先断开，然后sp断开，这使得环形放大器输入端的电位始终近似相等，由开关saz引入的失调被消除。此后，由ck1pd2控制的开关sp2断开，最后ck1再断开，由于采样开关断开时的注入电荷没有泄放通路，不会对电路产生影响。为了观察mdac在不同输入幅度时的增益变化，仿真验证了一些直流值，表1给出了这一仿真结果。从表1中可以看出，mdac能精确的倍乘输入信号，其输出误差小于0.5lsb(0.976mv)。表1差分输入(mv)理想输出(mv)实际输出(mv)实际增益-40-80-79.981.9995-120-240-239.981.9998300-400399.82.0006600200199.321.9988-800-600-598.851.998510001000999.21.9992本发明提出的一种环形放大器及应用其的余量增益电路，在实施例中分别对本发明所实现的环形放大器、全差分环形放大器以及基于其实现的余量增益电路做了进一步分析以及仿真实验，结果证明，本发明与传统的环形放大器相比，由于采用了cmos电路作为负载，则消除了集成电路工艺中的电阻误差，从而进一步增强放大器的鲁棒性；此外由于第一级采用了自反馈结构，进一步提高了放大器的电源抑制比；采用全差分结构的放大器可以更好的抑制电路中的偶次谐波失真和共模噪声；因此本发明可实现高精度小面积列级adc。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12