本实用新型整体涉及成像系统、图像传感器及图像传感器像素，并且更具体地涉及具有从衬底的背面照明并在全局快门(GS)模式下操作的高动态范围 (HDR)互补金属氧化物半导体(CMOS)图像传感器阵列的图像传感器。全局快门图像传感器在每个图像传感器像素中需要附加电荷存储节点，这些附加电荷存储节点占用很大一部分可用像素区域，并且因此增加图像传感器的成本。在 HDR图像传感器中，由于在像素中存储更大量电荷的附加需求比在非HDR图像传感器中更大，因此该问题进一步加剧。
背景技术：
现代电子设备诸如移动电话、相机和计算机通常使用数字图像传感器。典型成像器传感器(有时也被称为成像器)通过以下方式来感测光：将碰撞光子转换成在传感器像素中积聚(收集)的电子(或空穴)。在完成每个积聚周期时，所收集到的电荷被转换成被提供至与图像传感器相关联的对应输出端子的电压信号。通常，电荷到电压转换直接在像素内执行，并且所得的模拟像素电压信号通过各种像素寻址和扫描方案而被转移至输出端子。在被传送至芯片外之前，该模拟电压信号可在芯片上被转换成数字等同形式。每个像素包括驱动经由相应寻址晶体管而被连接至像素的输出感测线的缓冲放大器(即源极跟随器)。
在电荷到电压转换完成之后并在所得的信号从像素传输出去之后，在后续积聚周期开始之前将像素重置。在包括用作电荷检测节点的浮动扩散(FD)的像素中，该重置操作通过暂时接通重置晶体管来完成，该重置晶体管将浮动扩散节点连接至电压参考(通常为像素电流漏极节点)，以用于排放(或移除)被传输至FD节点上的任何电荷。然而，使用重置晶体管从浮动扩散节点移除电荷生成热kTC重置噪声，如在本领域所熟知的。必须使用相关双采样(CDS)信号处理技术来移除该kTC重置噪声，以便实现所需的低噪声性能。利用CDS 的典型CMOS图像传感器针对每个像素需要至少三个(3T)或四个晶体管(4T)。
标准CMOS传感器无法用于全局快门操作，因为对应像素阵列在连续模式下逐行进行扫描。逐行扫描像素阵列在图像中生成不期望的时间扭曲。因此在执行全局快门操作时，有必要将另一个存储站点并入每个像素中，该另一个存储站点可将从所有光电二极管传输的电荷一次同时存储在像素中。然后电荷在该存储站点中等待以逐行方式被连续扫描。
高动态范围(HDR)操作难以采用该设备概念，因为必须将大量电荷存储在像素中。该问题通常通过向一组像素中的一些传感器行或像素分配较短的积聚时间来解决。然而，该方法影响图像传感器的低光级分辨率并可导致快速变化的场景照明出现问题。另一个方法为对通常具有较高噪声的电压转换特性使用对数电荷，这也影响低光级性能。
因此，能够针对由多个堆叠式集成电路形成的图像传感器在全局快门操作模式中为大范围照明水平提供改善的图像传感器像素为期望的。
技术实现要素：
在各种实施方案中，提供一种成像系统，包括：光电二极管，所述光电二极管位于第一芯片上，被配置为响应于图像光而生成电荷；电荷存储二极管，所述电荷存储二极管位于所述第一芯片上，被配置为存储所生成的电荷；全局快门晶体管，所述全局快门晶体管位于所述第一芯片上，耦接在所述光电二极管和所述电荷存储二极管之间，其中所述全局快门晶体管被配置为将所生成的电荷从所述光电二极管转移到所述电荷存储二极管；低光级读出电路，所述低光级读出电路位于相对于所述第一芯片竖直堆叠的第二芯片上；高光级读出电路，所述高光级读出电路位于所述第二芯片上；转移晶体管，所述转移晶体管耦接在所述电荷存储二极管和第一竖直导电互连件之间，其中所述第一竖直导电互连件将所述第一芯片耦接到所述第二芯片上的所述低光级读出电路；和溢出晶体管，所述溢出晶体管耦接在所述光电二极管和第二竖直导电互连件之间，其中所述第二竖直导电互连件将所述第一芯片耦接到所述第二芯片上的所述高光级读出电路。
在各种实施方案中，提供一种堆叠式芯片图像传感器，具有第一竖直堆叠式芯片和第二竖直堆叠式芯片，所述堆叠式芯片图像传感器包括：光电二极管、高光级电路和电荷溢出晶体管，所述光电二极管位于所述第一竖直堆叠式芯片上，响应于图像光而生成电荷；所述高光级电路位于所述第二竖直堆叠式芯片上，通过竖直导电互连件而被耦接到所述第一竖直堆叠式芯片上的所述光电二极管；和所述电荷溢出晶体管耦接在所述光电二极管和所述竖直导电互连件之间，其中所述电荷溢出晶体管被配置为通过所述竖直导电互连件来将来自所述光电二极管的溢出电荷转移到所述高光级电路，并且其中所述高光级电路包括：第一切换晶体管和第二切换晶体管；和溢出电容器，所述溢出电容器耦接在所述第一切换晶体管和第二切换晶体管之间，其中所述第二切换晶体管耦接在所述溢出电容器和所述竖直导电互连件之间，并且所述溢出电容器被配置为存储所述溢出电荷中的至少一些溢出电荷。
在各种实施方案中，提供一种背照式图像传感器像素，包括：电荷生成区域，其中所述电荷生成区域被配置为响应于图像光而生成电荷；电荷存储区域，其中所述电荷存储区域被配置为存储由所述电荷生成区域生成的所述电荷；全局快门传输门，所述全局快门传输门被形成在所述电荷生成区域和所述电荷存储区域之间，其中所述全局快门传输门被配置为将所生成的电荷从所述电荷生成区域转移到所述电荷存储区域；光屏蔽结构，所述光屏蔽结构与所述电荷存储区域相邻，其中所述光屏蔽结构被配置为对所述电荷存储区域屏蔽所述图像光，并且其中所述光屏蔽结构包括沟槽区域和被形成在所述沟槽区域的至少两侧上的金属层；和p+型掺杂区域，所述p+型掺杂区域插置在所述电荷存储区域和所述光屏蔽结构之间。
根据各种实施方案，通过在单独的芯片上形成组件并且通过实施高光级电路，该电荷存储区域的尺寸可减小，同时在所有照明条件期间保留图像传感器的高动态范围和低噪声。
附图说明
图1为根据实施方案的可包括图像传感器的示例性电子设备的示意图。
图2为根据实施方案的其中像素和读出电路在多个堆叠式集成电路间分开的示例性图像传感器的示意图。
图3为根据实施方案的可用于在图2中所示的类型的像素阵列的示例性像素的电路图。
图4为根据实施方案的由在图3中所示的类型的像素形成的像素阵列的图示。
图5为根据实施方案的用于在图3中所示的类型的示例性像素的像素电路的横截面侧视图。
图6为根据实施方案的在图3中所示的类型的示例性像素的一部分的横截面侧视图。
图7为根据实施方案的可采用图1-6的实施方案的示例性处理器系统的框图。
具体实施方式
随着电子设备变小，更多电子设备正在使用其中多个集成电路芯片堆叠在彼此的顶部上的“堆叠式”图像传感器。包括金属线、垫或通孔的导电互连件用于将一个芯片中的电路电连接到另一个芯片中的电路。堆叠多个集成电路芯片允许像素电路分布在多个集成电路芯片之间。通过跨多个集成电路芯片来分配像素电路，像素的电荷存储区域可大于由单个集成电路所形成的像素的电荷存储区域。
图1示出了可包括堆叠式芯片图像传感器的示例性电子设备。电子设备10 (本文有时被称为成像系统)可为数字相机、计算机、移动电话、医疗设备、或其他电子设备。相机模块12(有时被称为成像设备)可包括图像传感器16 和一个或多个透镜14。在操作期间，透镜14将光聚焦到图像传感器16上。图像传感器16包括将光转换成数字数据的光敏元件(例如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万、或更多)的像素。典型图像传感器可例如具有数百万的像素(如，数兆像素)。例如，图像传感器16可包括偏压电路(如，源极跟随器负载电路)、采样并保持电路、相关的双采样(CDS) 电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。
可将来自图像传感器16的静态图像数据和视频图像数据提供至处理电路 18。处理电路18可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。
处理电路18也可用于根据需要来压缩原始相机图像文件(例如，压缩成联合图像专家组格式或JPEG格式)。在典型布置(有时被称为片上系统(SoC)布置)中，图像传感器16和处理电路18在共用集成电路上实现。使用单个集成电路来实现图像传感器16和处理电路18可有助于降低成本。然而，这仅为示例性的。如果需要，图像传感器16和处理电路18可使用单独的集成电路来实现。处理电路18可包括微处理器、微控制器、数字信号处理器、专用集成电路、或其他处理电路。
图像传感器16可由多个集成电路形成。如图2所示，图像传感器16可包括被形成在竖直堆叠中的集成电路(芯片)，诸如芯片306,305和201。单个芯片(诸如芯片201)的物理区域可能对针对图像传感器像素阵列内的光电二极管提供的区域施加上限。该上限可限制可由图像传感器像素收集和存储的电荷的量。这些限制可通过以下方式得以减轻：跨多个集成电路来分配来自图像传感器像素的部件，使得图像传感器16中的每个图像传感器像素包括在芯片 306,305和201的两个或更多个芯片上形成的部件。例如，可在第一芯片201 中形成用于图像传感器像素的钉扎光电二极管和电荷转移晶体管，而大多数剩余的像素电路(包括用于存储高光级生成电荷以用于实现HDR操作的电容器) 可被移动到一个或多个下层芯片，诸如芯片305和/或306。
图像传感器16可包括光电二极管阵列和电荷存储二极管诸如阵列300。阵列300中的光电二极管可被形成在对应的图像传感器像素内。阵列300中的光电二极管可响应于光而生成电荷。阵列300中的电荷存储二极管可被形成在对应的图像传感器像素内。阵列300中的电荷存储二极管可用于存储由光电二极管生成的电荷。阵列300可包括其他电路诸如晶体管电路。阵列300可被形成在顶部芯片201上。滤色器阵列(CFA)可被形成在芯片201上的光电二极管上方。芯片201在本文中有时可被称为光电二极管/CFA芯片201。
对应的像素电路阵列诸如阵列400可被形成在中间芯片305上。阵列400 可包括像素电路阵列，每个像素电路用于处理由例如阵列300中的对应光电二极管生成的电荷(电路400在本文中有时可被称为像素电路阵列)。芯片305 上的电路可包括电荷转移晶体管、用于存储由阵列300生成的电荷的浮动扩散电路、放大器晶体管、或其他像素电路。芯片305在本文中有时可被称为像素内电路芯片305。在芯片306上的底部上可形成与控制和/或读出来自芯片305 和201的信号相关联的其他电路，诸如时钟生成电路、像素寻址电路、信号处理电路(诸如CDS电路)、ADC电路、数字图像处理电路、和系统接口电路。芯片306可为例如专用集成电路(ASIC)。
芯片201,305和306可使用竖直导电互连件而被耦接在一起。例如，芯片 201和305可利用将光电二极管阵列300中的光电二极管连接到电路400的混合接合来彼此接合。芯片306可使用任何合适的接合技术而被接合到芯片305。如果需要，芯片306可被混合接合到芯片305或者可熔接到芯片305。例如，每个接合可包括芯片到芯片凸块。可针对每个像素在芯片201和芯片305之间形成两个凸块(例如，用于传送低光级电荷的一个凸块和用于传送高光级电荷的另一个凸块)。在一个合适的布置中，竖直互连件沿芯片的周边(例如，围绕芯片201上的阵列300的周边和围绕芯片305上的阵列400的周边)形成。
在图3中示出了本实用新型的实施方案的简化像素电路图。如图3所示，给定像素200的像素电路在第一芯片201和第二芯片305之间分开。被形成在芯片201上的像素200的一部分可包括光敏元件诸如钉扎光电二极管202、存储二极管203、转移晶体管204、全局快门(GS)晶体管238、和溢出晶体管205。为简单起见，图3中已省略接地总线。被形成在芯片305上的像素200的一部分可包括像素电路诸如低光级电路299和高光级电路297。低光级电路299可包括信号增益p沟道晶体管207、反馈电容器208、行选择晶体管209、重置晶体管210、浮动扩散节点(FD)206、和预充电电容器211。高光级电路297可包括抗光晕晶体管218、溢出电容器219和220、切换晶体、管221,222,223和 224、重置晶体管225、源极跟随器晶体管226和行选择晶体管227。
在图像传感器16的操作期间，入射光由光电二极管202转换成电荷。在低光级照明条件中，当在GS晶体管238上经由行控制信号线212使GS信号TX1 生效时，在单个积聚周期期间，光电二极管202上的所有积聚电荷可被转移到电荷存储节点203。可将电荷存储在电荷存储节点203上，直到在转移晶体管 204上经由行控制信号线213使转移信号TX2生效。然后通过互连件412(例如，竖直互连件诸如凸块)来将电荷转移到芯片305上的浮动扩散节点206。浮动扩散区的一部分被形成在互连件412和晶体管204之间的芯片201上。被存储在浮动扩散节点206上的电荷由晶体管207来感测。晶体管207作为增益放大器而被连接并具有耦接到Vdd偏压节点217的源极端子。该增益主要由耦接在浮动扩散节点206和晶体管207的漏极端子之间的反馈电容器208的电容来确定。因为晶体管207向信号提供增益，所以电路有时可被称为放大器或放大器电路。当经由信号线214而在行选择晶体管209上使信号SX1生效时，来自晶体管207的放大的输出信号被传送到列信号线231。列信号线231利用电流源230被偏压，并且输出信号可被传送离开芯片305以用于进一步的处理。当经由信号线215在重置晶体管210上使信号RX1生效时，浮动扩散节点206、晶体管207和反馈电容器208被重置。预充电电容器211恰好在电荷从存储节点203被传送到浮动扩散206之前将预先确定量的电荷递送到浮动扩散206。
在经受高光级照射条件的像素中，针对单个积聚周期，在光电二极管202 上积聚的电荷量变得太大，以致低光级电路299无法在不生成不想要的图像伪影的情况下进行处理。因此需要高光级电路297来处理过量的电荷。溢出晶体管205可为形成电荷溢出势垒的结型栅极场效应晶体管(JFET)，以防止在积聚的电荷低于溢出势垒的情况下积聚的电荷流过溢出晶体管205。该溢出势垒可通过被放置在其栅极下的各种离子植入物来建立。该溢出势垒可具有跨图像传感器16的像素到像素均匀性的相对较高的水平。如果光电二极管202中的积聚电荷大于由溢出势垒所确定的电荷，则过量的电荷可流过溢出晶体管205进入高光级电路297中以用于进行处理。如果光电二极管202中的积聚电荷小于由溢出晶体管205的溢出势垒所确定的电荷，则积聚电荷被溢出晶体管205停止并且使用低光级电路299读出，如上所述。
过量(溢出)电荷通过流经互连件(凸块)413而流经溢出晶体管205到达芯片305。为了实现用于高光级的GS操作，当GS脉冲212被激活并且低光级积聚电荷由晶体管238从PD 202被全局传送到存储节点203时，开关221,222, 223和224可从电荷积聚模式切换到电荷存储模式。然后低光级积聚电荷由晶体管204从二极管203按顺序逐行地传送到FD节点206上，在该FD节点处，该电荷由第二芯片305上的晶体管207形成的对应放大器(如上所述)感测到。在控制用于执行用于高光级的GS操作的开关中，可在切换晶体管222上沿信号线232使传送信号TX3生效，使得允许过量电荷流经切换晶体管222到达存储过量电荷的第一溢出电容器219。同时，也使传送信号TX3在切换晶体管223 上生效，使得允许来自先前积聚周期的被存储在第二溢出电容器220上的过量电荷传送到浮动扩散节点240，在该浮动扩散节点处使用源极跟随器晶体管226 和行选择晶体管227来将电荷读出。在来自先前积聚周期的过量电荷被读出并且高光级读出电路已被重置之后，使传送信号TX3在切换晶体管222和223上失效。为了开始读出被存储在第一溢出电容器219上的过量电荷，使传送信号 TX4沿信号线233在切换晶体管221和224上生效。这允许被存储在第一溢出电容器219上的过量电荷流经切换晶体管221到达节点240并且还允许来自下一积聚周期的流经切换晶体管224的任何过量电荷被存储在第二溢出电容器 220上(例如，电容器219和220可在积聚期间用于存储溢出电荷和在每个积聚时间开始时用于读取电压之间进行交替)。
当被存储在第一溢出电容器219上的过量电荷流经切换晶体管221到达节点240时，过量电荷被源极跟随器晶体管226感测到。源极跟随器晶体管226 具有耦接到Vdd偏压节点217的漏极端子。当经由信号线236在行选择晶体管 227上使信号SX2生效时，将来自源极跟随器晶体管226的输出信号传送到列信号线229。列信号线229利用电流源228被偏压并且输出信号可被传送离开芯片305以用于进一步的处理(例如，经由芯片到芯片互连件诸如凸块)。电流源228可例如被定位在阵列400的周边处。当期望重置高光级读出电路时，使重置信号RX2在重置晶体管225上经由信号线237生效。当高光级读出电路已被重置时，可使传送信号TX4在切换晶体管223上生效，以允许用于下一积聚周期的可被存储在溢出电容器220上的过量电荷传送到高光级读出电路以用于读出。抗光晕控制信号AB可经由信号线235在抗光晕晶体管218上生效，以耗尽被存储在电荷溢出节点234上的任何过量电荷，如果过量电荷超过溢出电容器219或220的存储容量，则过量电荷无法被存储在溢出电容器219或220 上。这可能导致被存储在电荷溢出节点234上的过量电荷由Vdd偏压节点217 耗尽。
通过在第二芯片305上提供高光级读出电路和低光级读出电路两者，可为图像传感器16提供高动态范围(HDR)电容。图像的动态范围可被定义为给定场景下的最亮元件与给定场景下的最暗元件的亮度比率。通常，相机和其他成像设备捕获具有比真实世界的场景更小的动态范围的图像。因此高动态范围(HDR) 成像系统通常用于捕获具有带有高对比度的区域的场景(诸如具有明亮太阳光中的部分和黑暗阴影中的部分的场景)的代表性图像。对于被定位在场景的相对较暗部分内的像素200，低光级读出电路可读出所有所捕获的图像电荷。对于被定位在场景的相对较亮部分内的像素200，高光级读出电路也读出溢出电荷，以精确地表示场景的较亮部分。由阵列中的所有像素生成的图像信号然后被组合成单个复合HDR图像，该单个复合HDR图像精确地表示图像的明亮部分以及暗部分并在全局快门扫描模式中具有比常规图像更高的动态范围。
图4为示例性GS光电二极管的阵列300的自上而下视图。如图4所示，阵列300可被形成在顶部芯片201中并可使用多个电荷生成光电二极管区域 301和电荷存储光电二极管区域302来形成。每个光电二极管区域301可包括被配置为将入射光转换成电荷的对应光电二极管202(图3)，以及包括将光电二极管区域301耦接到中间芯片305上的高光级电路297的互连件413的互连区域303。每个电荷存储区域302可包括存储在光电二极管区域301中生成的电荷的电荷存储节点203(图3)和包括将电荷存储区域302耦接到芯片305 上的低光级电路299的互连件412的互连区域304。可将凸块耦接到互连区域 304和303以用于将信号传送到中间芯片305。本示例中的图像传感器为背照式的并且凸块被形成在芯片201的前方。电荷存储钉扎二极管具有相对较高的阱容量，因此它们的尺寸可很小并被优化以存储所有低光级生成电荷(例如，存储区域304可小于电荷生成区域301)。本示例仅为示例性的并且通常可使用任何期望的拓扑结构。
图5为示例性像素的横截面视图。如图5所示，像素500可为全局快门高动态范围像素(例如，如图3所示的像素200那样的像素)。像素500可为背照式像素。入射光419可通过穿过微透镜418、滤色器元件417和P+型掺杂区域402而进入像素500。光子在p型掺杂的外延区域401内生成电子-空穴对，并且电子420可被收集在与GS传输门408相邻的区域407内。区域401和407 可一起形成光电二极管。P+型掺杂区域诸如区域406,421,402和403可围绕整个区域401延伸并且可隔离区域401以防止像素信号串扰以及在像素500内生成过量的暗电流。当期望将收集的电子传送出区域407时，可使GS信号TX1 在GS传输门408上生效。在全局快门方案下，对阵列中的所有像素全局执行该操作。这允许所收集的电子流过GS传输门408并进入由p+钉扎层415、电子存储层416和p+型掺杂区域403形成的电荷存储二极管。
当期望从电荷存储二极管传送电子时，可使传送信号TX2在传输门409上生效，从而允许被存储在电荷存储二极管中的电荷流过传输门409并进入浮动扩散区414中。在给定时间，按逐行方式来对所选择的行上的所有像素执行该操作。浮动扩散区域414可为利用通孔而被连接到互连件412的n+型掺杂区域。互连件412和通孔可由金属形成并可被配置为将被存储在浮动扩散区域414上的电荷转移到芯片305上的低光级电路299。浮动扩散414可通过互连件412 (图3)而被电连接到芯片305上的节点206。芯片305上的放大器晶体管207 可感测被存储在节点414和206上的电荷。溢出晶体管(为了简单起见未示出) 可用于将光电二极管耦接到互连件413。互连件413可由金属形成并可被配置为将任何溢出电荷转移到高光级电路297。氧化物层410和411可用于将互连件412,413与光电二极管和存储二极管隔离。
可在区域404中形成光屏蔽结构，以防止存储二极管因入射光419与存储二极管直接相互作用而生成不想要的电荷。背面深沟槽隔离(BDTI)硅蚀刻处理 (在本文中有时笨哦简称为深沟槽隔离(DTI)处理)可用于在区域404中的芯片中形成沟槽。不透明层405可沿沟槽结构的壁形成。不透明层405可由薄氧化物层和金属层形成(为了简单起见仅示出金属层)。金属层可由铝、钨、或任何其他期望的金属形成。不透明层405对由p+钉扎层415和电子存储层416形成的存储二极管进行屏蔽光并且防止存储二极管响应于光而直接生成电荷。可使用氧化物422来填充沟槽。P+型掺杂区域403可围绕光屏蔽结构(例如，罩 405的不与氧化物422接触的侧面)。区域403可被定位在电子存储层416下方并且可用于增加存储二极管的电容，从而增加存储二极管的电子存储容量并且允许存储二极管的尺寸减小而无需牺牲存储容量(例如，存储二极管可存储所有低光级生成电子)。
图6中示出了光屏蔽结构的替代实施方案。BDTI硅蚀刻处理可用于在芯片中形成沟槽。不透明层505可沿沟槽的侧壁形成。不透明层505可由薄氧化物层和金属层形成(为了简单起见仅示出金属层)。区域506可利用任何期望的材料来填充。如果需要，区域506可利用氧化物填充或者可利用掺杂的硅填充。金属盖507(例如，金属盖夹层507)可被形成在像素的背侧上并可覆盖沟槽。 P+型掺杂区域502和503可围绕沟槽，并且区域503可增加由p+钉扎层515和电子存储层516形成的存储二极管的阱容量。存储二极管被配置为当GS信号TX1在GS传输门508上被生效时存储在光电二极管中生成的电荷并可被配置为当传输信号TX2在传输门509上被生效时传输在浮动扩散区域514上存储的电荷。
结合图1-6描述的以上示例描述了具有可在全局快门模式下操作的HDR电容的图像传感器。图像传感器可对被放置在第二芯片(例如芯片305)上的电容器使用高光级溢出电荷积聚和存储，由此增加第一芯片201上的光电二极管的可用面积。增加第一芯片201上的光电二极管的面积可允许光电二极管具有增加的电荷存储容量和低暗电流。屏蔽结构诸如屏蔽结构405(图5)，505和 507(图6)可防止入射光到达第一芯片201上的存储区域。上面概述的布置可允许在一个积聚时间期间收集和存储在光电二极管中生成的所有电荷。转移用于低光级照明的电荷以用于存储到钉扎存储二极管节点(例如，图3的节点203) 上并且随后存储到第二芯片305的FD节点上，在第二芯片处电荷可被感测到并在由像素内信号反相反馈放大器(例如，图3的晶体管207)放大之后利用低噪声的CDS kTC重置噪声抑制技术而被读出。被放置在顶部芯片上的低光级生成电荷存储二极管节点独特地屏蔽入射光并具有高电荷存储容量，以便物理上小并且不占据顶部芯片201上的过多区域。高光级照明光电二极管溢出电荷被集成并被存储在被定位在第二芯片305上的电容器上，其中使用第二芯片305 上的源极跟随器电路来感测该信号。相对于常规图像传感器而言，背照式像素具有相对较大的孔径效率、较大的量子效率、较高的灵敏度、较高的快门效率、较低的暗电流、以及较低的读出噪声。可以全局快门扫描模式操作的所得的传感器阵列可具有可被维持以用于超过例如100dB的照明水平的相对较高的分辨率和HDR能力。
图3-6的示例仅为示例性的。如果需要，在其他实施方案中可使用其他电荷存储设备，诸如与在CCD设备中构造的类似的具有构建在其下的势垒和阱的多晶硅栅极。然而，钉扎二极管存储区域在给定传感器过程中相对容易优化并已知具有非常低的暗电流，从而导致高温下的高传感器性能。
图7以简化形式示出了典型的处理器系统1000诸如包括成像设备诸如成像设备1001(例如成像设备1001，诸如包括背照式全局快门像素的图像传感器，该像素如上文结合图2-6所述具有电荷溢出结构和存储栅极光屏蔽结构)的数字相机。处理器系统1000为具有可包括成像设备1001的数字电路的示例性系统。在不进行限制的前提下，此类系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统、以及采用成像设备的其他系统。
可为数码相机系统或摄像机系统的处理器系统1000可包括用于在按压快门释放按钮1097时将图像聚焦到像素阵列上的透镜诸如透镜1096。处理器系统1000可包括中央处理单元诸如中央处理单元(CPU)1095。CPU 1095可为控制相机功能和一个或多个图像流功能并通过总线诸如总线1093与一个或多个输入/输出(I/O)设备1091进行通信的微处理器。成像设备1001还可经总线1093 来与CPU 1095进行通信。系统1000可包括随机存取存储器(RAM)1092和可移动存储器1094。可移动存储器1094可包括通过总线1093来与CPU 1095进行通信的闪存存储器。成像设备1001可在单个集成电路上或在不同芯片上与CPU 1095组合，具有或没有存储器存储装置。尽管总线1093被例示为单个总线，但该总线可为一个或多个总线或桥或用于互连系统部件的其他通信路径。
描述了用于示出具有电荷溢出结构的成像系统(例如图像传感器像素阵列) 的各种实施方案，该电荷溢出结构在像素阵列以全局快门操作方式操作时允许更小的电荷存储区域。动态范围相对于传统成像系统也得到增大。
该图像传感器像素可各自包括响应于图像光而生成电荷的光电二极管、附加电荷存储区域、浮动扩散节点、被配置为将从光电二极管生成的电荷传输到附加电荷存储区域的全局电荷传输存储晶体管、以及被配置为将电荷从附加电荷存储区传输到浮动扩散节点的电荷传输晶体管。电荷溢出电路可耦接到光电二极管并被配置为将溢出电荷从光电二极管转移。
电荷溢出电路可包括四个切换晶体管、两个溢出电容器、被配置为重置被存储在电容器上的电荷的重置电容器、源极跟随器晶体管、行选择晶体管、和抗光晕晶体管。两个切换晶体管可充当将来自光电二极管的溢出电荷引导至其各自的溢出电容器的电荷溢出势垒。另外两个切换晶体管可用于通过源极跟随器晶体管和行选择晶体管来读出被存储在各自的溢出电容器中的电荷。在高光级照明条件期间，来自光电二极管的电荷可被转移至溢出电容器中的一个溢出电容器中，而在低光级照明条件期间没有电荷可被转移至电容器。来自光电二极管的电荷可在随后的高光级照明条件期间转移到其他的溢出电容器中。这可减小附加电荷存储区域并可允许图像传感器在全局快门操作下操作时维持高动态范围。
光电二极管阵列可被形成在第一芯片上，并且电荷溢出电路可被形成在耦接到第一芯片的第二芯片上。该电荷溢出电路可通过溢出晶体管而被连接到光电二极管。溢出晶体管可为被配置为在高光级照明条件期间仅允许电荷从光电二极管传送到电荷溢出电路的JFET晶体管。耦接到浮动扩散节点的低光级电路也可被形成在第二芯片上。第二芯片上的电路可利用金属互连件阵列而被耦接到第一芯片上的电路，使得第一芯片上的像素电路电连接到第二芯片上的电荷溢出电路和低光级电路。
像素阵列中的每个像素可包括被形成在附加电荷存储区域上方的光屏蔽结构，以防止在附加电荷存储区域内生成电荷。光屏蔽结构可由第一芯片中的沟槽形成。包括金属的不透明层可沿沟槽的边缘形成，以阻挡入射光到达附加电荷存储区域。
根据实施方案，成像系统可包括：位于第一芯片上的被配置为响应于图像光而生成电荷的光电二极管；位于第一芯片上的被配置为存储所生成的电荷的电荷存储二极管；位于第一芯片上的耦接在光电二极管和电荷存储二极管之间并被配置为将所生成的电荷从光电二极管传输到电荷存储二极管的全局快门晶体管；位于相对于第一芯片竖直堆叠的第二芯片上的低光级读出电路；位于第二芯片上的高光级读出电路；耦接在电荷存储二极管和第一竖直导电互连件之间的转移晶体管；以及耦接在光电二极管和第二竖直导电互连件之间的溢出晶体管。该第一竖直导电互连件可将第一芯片耦接到第二芯片上的低光级读出电路，并且该第二竖直导电互连件可将第一芯片耦接到第二芯片上的高光级读出电路。
根据另一个实施方案，该低光级读出电路可包括具有耦接到第一竖直导电互连件的栅极端子的p沟道晶体管；耦接到p沟道晶体管的漏极端子的寻址晶体管；耦接在第一竖直导电互连件和预充电控制线之间的预充电电容器；以及将行控制信号传送到寻址晶体管以从低光级读出电路读出图像信号的像素行地址线。
根据另一个实施方案，该低光级读出电路可包括耦接在p沟道晶体管的栅极端子和漏极端子之间的反馈电容器。
根据另一个实施方案，该电荷溢出晶体管为结型栅极场效应晶体管。
根据另一个实施方案，该高光级读出电路可包括电容器，并且溢出晶体管可被配置为将来自光电二极管的溢出电荷转移到电容器。
根据另一个实施方案，该溢出晶体管可被配置为仅在所生成的电荷超过给定阈值水平时才使电荷离开光电二极管并朝向电容器转移。
根据另一个实施方案，该溢出晶体管可被配置为在所生成的电荷超过给定阈值电平时使电荷远离光电二极管并朝向高光级读出电路转移。
根据另一个实施方案，该溢出晶体管可被配置为将所生成的电荷的第一部分转移到高光级读出电路，并且转移晶体管可被配置为将所生成的电荷的第二部分转移到低光级读出电路。
根据实施方案，具有第一竖直堆叠式芯片和第二竖直堆叠式芯片的堆叠式芯片图像传感器可包括位于所第一芯片上的响应于图像光而生成电荷的光电二极管；位于第二芯片上的通过竖直导电互连件而被耦接到第一芯片上的光电二极管的高光级电路；以及耦接在光电二极管和竖直导电互连件之间的电荷溢出晶体管。该电荷溢出晶体管可被配置为通过竖直导电互连件来将来自光电二极管的溢出电荷转移到高光级电路，并且高光级电路可包括第一切换晶体管和第二切换晶体管以及耦接在第一切换晶体管和第二切换晶体管之间的溢出电容器。该第二切换晶体管可被耦接在溢出电容器和竖直导电互连件之间，并且溢出电容器可被配置为存储溢出电荷中的至少一些溢出电荷。
根据另一个实施方案，该高光级电路还可包括第三切换晶体管和第四切换晶体管以及耦接在第三切换晶体管和第四切换晶体管之间的附加溢出电容器，该第四切换晶体管可以耦接在竖直导电互连件和附加溢出电容器之间，并且附加溢出电容器可被配置为存储溢出电荷中的至少一些溢出电荷。
根据另一个实施方案，该高光级电路还可包括源极跟随器晶体管，并且溢出电容器和附加溢出电容器可并联耦接在竖直导电互连件和源极跟随器晶体管之间。
根据另一个实施方案，该堆叠式芯片图像传感器还可包括第一信号线和第二信号线。该第一信号线可被配置为向第一切换晶体管和第四切换晶体管提供第一控制信号，并且该第二信号线可被配置为向第二切换晶体管和第三切换晶体管提供第二控制信号。
根据另一个实施方案，该电荷溢出晶体管可被配置为在所生成的电荷超过给定阈值水平时，使溢出电荷远离光电二极管并朝向高光级电路转移。
根据另一个实施方案，该光电二极管可被配置为在第一积聚周期和第一积聚周期之后的第二积聚周期期间捕获图像光，该光电二极管可在第一积聚周期期间生成第一量的电荷，并且在第二积聚周期期间生成第二量的电荷，并且当第一量的电荷和第二量的电荷均高于给定阈值水平时，该电荷溢出晶体管可被配置为在第一积聚周期期间将第一量的过量电荷转移到高光级电路并在第二积聚周期期间将第二量的过量电荷转移到高光级电路。
根据另一个实施方案，溢出电容器可被配置为存储第一量的过量电荷，并且附加溢出电容器可被配置为存储第二量的过量电荷。
根据另一个实施方案，高光级电路可包括读出电路、耦接到读出电路的重置晶体管和耦接到竖直导电互连件的抗光晕晶体管。溢出电容器和附加溢出电容器可并联耦接在读出电路和竖直导电互连件之间，读出电路可被配置为在第一积聚周期期间从溢出电容器读出第一量的过量电荷并在第二积聚周期期间从附加溢出电容器读出第二量的过量电荷，该读出电路可包括源极跟随器晶体管和寻址晶体管，重置晶体管可被配置为在第一积聚周期完成之后重置被存储在溢出电容器上的电荷的量并可被配置为在第二积聚周期完成之后重置被存储在附加溢出电容器上的电荷的量，并且抗光晕晶体管可被配置为在第一积聚周期期间将第一量的过量电荷转移到高光级电路并且在第二积聚周期期间将第二量的过量电荷转移到高光级电路。
根据另一实施方案，该堆叠式芯片图像传感器还可包括：位于第一芯片上的存储所生成的电荷的电荷存储二极管；位于第一芯片上的耦接在光电二极管和电荷存储二极管之间的全局快门晶体管；以及位于第二芯片上的通过第一芯片上的电荷转移晶体管并且通过第一芯片和第二芯片之间的附加竖直导电互连件而被耦接到电荷存储二极管的低光级读出电路。该电荷溢出晶体管可被配置为将所生成的电荷的第一部分转移到高光级电路，并且全局快门晶体管可被配置为在所生成的电荷高于给定阈值时将所生成的电荷的第二部分转移到电荷存储二极管，该全局快门晶体管可被配置为在生成的电荷低于给定阈值时将所有所生成的电荷从光电二极管转移到电荷存储二极管，该电荷转移晶体管可被配置为将被存储在电荷存储二极管上的电荷转移到低光级读出电路。
根据实施方案，背照式图像传感器像素可包括：被配置为响应于图像光而生成电荷的电荷生成区域；被配置为存储由电荷生成区域生成的电荷的电荷存储区域；被形成在电荷生成区域和电荷存储区域之间的被配置为将所生成的电荷从电荷生成区域转移到电荷存储区域的全局快门传输门；邻近电荷存储区域的被配置为对电荷存储区域屏蔽图像光并且包括沟槽区域和在沟槽区域的至少两侧上形成的金属层的光屏蔽结构；以及插置在电荷存储区域和光屏蔽结构之间的p+型掺杂区域。
根据另一实施方案，可在沟槽区域内形成氧化物材料，该p+型掺杂区域可与电荷存储区域直接接触，并且金属层可插置在p+型掺杂区域和氧化物材料之间。
根据另一实施方案，可在沟槽区域内形成材料，该p+型掺杂区域可与电荷存储区域和材料的第一侧直接接触，并且光屏蔽结构可包括与在沟槽区域中与材料的第一侧面相对的材料的第二侧面直接接触的金属盖。
前述内容仅为对本实用新型的原理的示例性说明，并且本领域的技术人员可在不脱离本实用新型的实质和范围的前提下进行多种修改。上述实施方案可单独实施或以任意组合方式实施。