一种用于指定编码子信道的有序序列的装置和方法与流程

本发明要求于2017年2月24日递交的发明名称为“一种用于指定编码子信道的有序序列的装置和方法”的第62/463,128号美国临时申请案以及于2018年2月6日递交的发明名称为“一种用于指定编码子信道的有序序列的装置和方法”的第15/889,544号美国申请案的在先申请优先权。这些申请的完整内容以引入的方式并入本文本中。本发明大体涉及通信，特别地，涉及编码子信道的有序序列。
背景技术：
：极化码被提议作为用于未来无线通信的信道码，并且已经被选择用于新的第五代(5thgeneration，简称5g)空口(也称为5g新无线(newradio，简称nr))的上行和下行增强型移动宽带(enhancedmobilebroadband，简称embb)控制信道编码。这些码与现有技术的纠错码之间存在竞争，并且编码复杂度较低。参见e.arikan的“信道极化：一种用于构造对称二进制输入无记忆信道中容量实现码的方法”，《ieee信息论汇刊》，第55卷，第7期，第3051–3073页，2009年。连续消除(successivecancellation，简称sc)解码及其扩展(例如，sc列表解码)是用于解码极化编码信息的高效方案。基于信道极化，arikan设计了一种被证实可以达到信道容量的信道码。极化是指编码属性，当码长增加到无穷大时，比特信道(也称为子信道)极化并且它们的容量接近0(完全有噪信道)或1(完全完美信道)。换句话说，在高容量子信道中编码的比特将经历具有高信噪比(signal-to-noiseratio，简称snr)的信道，将具有相对高可靠性或被正确解码的高可能性；在低容量子信道中编码的比特将经历具有低snr的信道，将具有低可靠性或被正确解码的低可能性。完美子信道的部分等于信道的容量。技术实现要素：示例性实施例通过示例在说明书和权利要求书中公开。根据本发明的一个方面，提供了一种方法，涉及选择承载待编码比特的子信道。从由代码定义并对输入比特位置上的输入比特具有相关可靠性的子信道中选择所述子信道。所述选择基于将由所述代码定义的所述子信道的有序子信道序列表示为数字序列的有序数字序列，所述数字序列指示所述有序子信道序列中显示的所述子信道的子集中的子信道。另一方面涉及存储指令的非瞬时性处理器可读介质，当所述指令由一个或多个处理器执行时，使所述一个或多个处理器执行此类方法。根据另一方面，提供了一种装置，包括子信道处理模块，用于从由代码定义并对输入比特位置上的输入比特具有相关可靠性的子信道中选择承载待编码比特的子信道。所述子信道处理模块用于基于有序数字序列选择子信道，所述有序数字序列将由所述代码定义的所述子信道的有序子信道序列表示为数字序列，所述数字序列指示所述有序子信道序列中显示的所述子信道的子集中的子信道。用户设备可以包括此类装置。通信网络设备也可以包括或转而包括此类装置。本发明实施例的其它方面和特征在回顾下文描述后对本领域普通技术人员而言将显而易见。附图说明现将参考附图对本发明实施例的示例进行更详细地描述。图1是如何根据内核生成极化编码生成器矩阵的一个示例的图；图2是用于生成码字的极化编码生成器矩阵的示例的图以及示例性极化编码器的示意图；图3包括示出在有或没有比特反转的情况下执行极化编码的方框图；图4是连续消除(successivecancellation，简称sc)解码算法的示例；图5是宽度受到最大给定列表大小限制并且用于连续消除列表(successivecancellationlist，简称scl)极化解码器的示例性决策列表树的一部分的示图；图6是基于2×2内核的极化编码器的示例的方框图；图7是n＝8个子信道的示例性偏序的方框图；图8包括示出n＝8个子信道的两个可能的有序子信道序列的方框图；图9是n＝16个子信道的示例性偏序的方框图；图10是n＝32个子信道的示例性偏序的方框图；图11是n＝16个子信道的可能的有序子信道序列的方框图；图11a是n＝16个子信道的偏序的不同表示的方框图；图11b是根据两个n＝8有序子信道序列生成n＝16有序子信道序列的方框图；图11c是根据两个以上有序子信道序列生成n＝16有序子信道序列的方框图；图11d是使用多个有序数字序列根据两个以上有序子信道序列生成n＝16有序子信道序列的方框图；图11e是根据8个长度为4的子信道序列生成n＝32有序子信道序列的方框图；图12是一实施例提供的子信道选择的方框图；图13a是其它实施例提供的示例性编码方法的流程图；图13b是另一实施例提供的示例性编码方法的流程图；图13c是又一实施例提供的示例性编码方法的流程图；图14是用于编码和发送码字的装置的方框图；图15是用于接收和解码码字的示例性装置的方框图；图16是用于编码和发送码字的另一装置的方框图；图17是用于接收和解码码字的另一装置的方框图；图18是可以用于实现本文中所公开实施例的示例性处理系统的方框图；图19是示例性通信系统的方框图；图20示出了可以实现本发明实施例的示例性通信系统；图21a和图21b示出了本发明提供的可以执行所述方法和观点的示例性设备。具体实施方式图1是通过说明性示例示出如何从内核g2100生成极化编码生成器矩阵的示图。注意，图1是示例。其它形式的内核也是可行的。极化来自“嵌套”方式，其中，从内核(或内核的组合)创建生成器矩阵。基于矩阵g2100(可以称为种子矩阵)的克罗内克积矩阵可以形成极化码。对于具有长度n＝2m的码字的极化码，生成器矩阵为图1中的2倍克罗内克积矩阵102和3倍克罗内克积矩阵104是极化编码生成器矩阵的示例。图1中示出的生成器矩阵方法可以扩展以产生m倍克罗内克乘积矩阵图2是示出用于生成码字的极化编码生成器矩阵的示例用途的示图以及示例性极化编码器的示意图。在图2中，所述生成器矩阵104用于生成长度为23＝8的码字。码字x由输入向量u＝[000u30u5u6u7]与200处所示的生成器矩阵104的乘积形成。所述输入向量u由信息比特和固定或冻结比特组成。在图2所示的具体示例中，n＝8，因此输入向量u是8位向量，并且码字x是8位向量。所述输入向量在位置0、1、2和4处具有冻结比特，在位置3、5、6和7处具有信息比特。生成码字的编码器的示例性实现方式如212处所示，其中冻结比特全部设置为0，带圆圈的“+”符号表示模2加法。对于图2中的示例，从k＝4个信息比特和n-k＝4个冻结比特形成n＝8位输入向量。这种形式的码称为极化码，编码器称为极化编码器。用于解码极化码的解码器称为极化解码器。在图2所示的示例中，冻结比特设置为零。然而，可以将冻结比特设置为编码器和解码器已知的其它比特值。为了便于说明，此处考虑全零冻结比特，并且通常可以首选所述全零冻结比特。众所周知，可以在有或没有比特反转的情况下执行极化编码。图3包括示出在有和没有比特反转的情况下执行极化编码的框图。图2中的示例性极化编码器没有比特反转，与图3顶部的示例性2x2内核和高阶编码器示例一致。比特反转可能不会改变所述内核结构，如图3所示，对于没有和有比特反转的示例，采用所述相同的2x2内核。图3的右下方示出了具有r4处表示的2x2内核和比特反转的高阶极化编码器的示例。更为一般地说，极化编码器的输出是其中是nxn生成器矩阵，n＝2n，n≥1，f＝g2100，如图1所示。对于比特反转，其中bn是nxn比特反转置换矩阵。本文公开的实施例可以在没有或有比特反转的情况下实现。在极化码构造中，理想情况下，输入向量的较“可靠”位置用于承载信息比特，输入向量的较“不可靠”位置用于承载冻结比特(即，编码器和解码器已知的比特)。然而，通过物理信道发送信息时，给定比特位置的可靠性也是物理信道特征的函数，例如物理信道的擦除率或信噪比(signal-to-noiseratio，简称snr)。例如，可以在通过信道发送信息之前，基于物理信道的假设或实测特征来计算可靠性序列(可靠和不可靠位置)。理论上，只要所述编码器和所述解码器已知每个冻结比特的位置和值，即可将所述冻结比特设置为任何值。在传统应用中，所述冻结比特全部设置为零。利用足够长的码长，在使用基于连续消除(successivecancellation，简称sc)的解码算法的情况下，根据极化理论设计的代码可以在二进制对称无记忆信道中达到信道容量。arikan分析并模拟了一种非常简单的sc解码算法。实际上，码长不可能是无限的，并且信道不可能是二进制无记忆信道，因此这种简单的sc解码器无法达到信道容量。根据arikan的理论，如果awgn信道中的码长超过220位，则在使用sc解码时可以接近所述信道容量。例如，这种长度的码长在无线通信中是不可行的。检错码(error-detectingcode，简称edc)或辅助比特可以包含在输入向量中，以辅助解码。循环冗余校验(cyclicredundancycheck，简称crc)码可以用作edc。一个码字中可以使用多个edc。然而，应当理解的是，可以使用其它edc，例如校验和码或fletcher码。一些edc也是纠错码(error-correctingcode，简称ecc)。例如，基于正在发送的信息比特生成crc比特。crc比特通常放置在输入向量中较可靠的位置，尽管crc比特也可以或替代地放置在输入向量中的其它位置。例如，crc比特可以用于列表解码的路径选择，以改善极化码性能。在编码过程中，n位输入向量可以由包括一个或多个crc比特的k个信息比特和(n-k)个冻结比特形成。在该示例中，从多个输入比特开始，计算crc并将其附加到所述输入比特，以生成包括所述输入比特和所述crc比特的一组信息比特。插入剩余的(n-k)个冻结比特，以生成n位输入向量，其中n是arikan极化码中2的幂。然后将所述输入向量乘以极化码的生成器矩阵，以生成n位码字。所述码字通过信道发送，而接收器反过来接收码字。由于噪声等信道效应，所接收的码字可能与所发送的码字不同。解码器尝试解码所接收的码字，以确定原始输入向量中的信息比特。在解码从输入向量编码的码字过程中，输入向量中冻结比特的位置和值被视为已知。为进行简单说明，所述解码器事先不了解的输入向量的比特将称为“未知”比特。例如，包括任何crc比特的信息比特为未知比特。一些极化解码器使用如上所述的sc解码，其中对所述未知比特进行顺序解码并且应用连续消除。做出有关如何解码未知比特的特定决策后，sc极化解码器就不允许改变或校正该比特，并且所述解码器继续解码下一个未知比特。图4示出了sc解码算法的示例。tal和vardy于2011年7月在《2011年ieee信息论国际研讨会汇刊》，第1–5页中发表的“极化码的列表解码”对另一种具有更大空间效率和更高纠错性能的极化解码算法(称为列表或scl解码)进行了说明。在列表解码器中，生成二进制决策树的连续级别，每个级别对应于有关相应未知比特的决策。从根节点到叶节点的决策树中的每个(解码)路径表示可能的未知比特的部分解码序列并且具有相应的可能性。通常，在所述决策树的生成过程中，在所述决策树的每个级别(其中路径数量的增长超过设定的阈值l)，识别具有最高可能性的l个路径，并且丢弃剩余的路径。一些列表解码器也可以利用包含在码字中的crc比特来辅助解码。例如，如果所述码字包括用于先前信息比特的编码crc比特，则生成所述决策树后，对照每个幸存路径中表示的crc比特校验对应于解码信息比特的每个幸存路径。然后，所述解码器将通过crc校验的幸存路径中的信息比特作为解码向量输出。如果多个路径通过crc校验，则所述解码器选择输出通过crc校验并具有最高可能性的路径，这可以根据度量来确定。如果没有路径通过crc校验，或者如果所述码字不包括编码crc比特，则所述解码器选择输出具有最高可能性的路径，如上所述，这可以根据度量来确定。因此，存在两种基于连续消除的解码，包括sc解码和列表解码，其也称为scl解码。sc解码是scl解码的特殊情况，其中列表大小l＝1。对于比特级解码，解码路径为下一个解码比特生成2个叶分支(比特＝0|1)。sc解码器仅跟踪一个解码路径。估计解码比特值后，忽略其它可能的值。假设在更新部分和结果时已正确估计每个先前比特，则继续解码下一个比特。尽管与在sc解码器中跟踪单条路径相比，在scl解码中跟踪多条解码路径可以提供更好的解码性能，但多径解码器大小和复杂度随着码字长度和列表大小l而增加。例如，对于具有2x2内核的码字长度n＝8，估计值为到有28＝256种可能性。其它内核大小具有不同数目的可能性，例如具有3x3内核的n＝8，则有38种可能性。随着码字长度的增加，所述可能性的数目也呈指数增长，对所有组合的所有解码路径的跟踪变得不切实际。通过根据大小为l的列表跟踪多个解码路径，scl解码器仍然可以提供比sc解码器更好的解码性能，同时具有合理的大小和复杂度。scl解码器通过将对数似然比(loglikelihoodratio，简称llr)值与先前计算的部分和值相结合来监测最佳l条解码路径，估计所述l个解码路径的信息比特值。在一种实现方式中，从解码树的根(解码比特#0)开始的每条解码路径与路径度量(pathmetric，简称pm)相关联。解码路径将每个新解码的比特附加到先前估计值。在对每个解码比特进行llr计算之后，使用llr值连续更新路径度量，如下所示：如果llr值>＝0pm[0,i+1]＝pm[i]pm[1,i+1]＝pm[i]+|llr|如果llr值<0pm[0,i+1]＝pm[i]+|llr|pm[1,i+1]＝pm[i]在该示例中，最佳解码路径具有最小的pm值。如果llr小于0，则所述解码比特最有可能为1，因此估计值1的下一个pm(pm[1,i+1])保持与当前路径度量相同，绝对llr值被加到估计值0的pm(pm[0,i+1])中，实际上“惩罚”了具有绝对llr值的不太可能的路径。如果llr值接近0，则对值的判定是不可靠的，惩罚路径上的pm惩罚较小。对于比特级解码，在2x2内核情况下，解码树中的每条解码路径为每一个解码比特生成2条新解码路径。每条“叶”解码路径从其父路径继承llr、部分和以及pm值。在解码路径的数目达到l后，scl解码器基于2l条候选解码路径的2l个pm，选择具有最小pm的l条路径，并丢弃其它l条解码路径。所述选定的l条路径使用pm进行排序。例如，路径排序可以将路径标识(pathidentifier，简称id)或索引分配给所述选定的路径，其中为具有最佳pm的路径分配路径id#1，为具有最差pm的路径分配路径id#l，根据其它路径的pm给所述其它路径分配路径id#2至#(l-1)。可以在估计每个码字比特之后，在每个排序步骤后分配新的解码路径id。图5是示出宽度受到最大给定列表大小l的限制并且用于scl极化解码器的示例性决策列表树500的一部分的示图。在图5中，所述列表大小l是4。该图示出了五个级别的决策树，即502、504、506、508、510。尽管该图示出了五个级别，但应当理解的是，用于解码k个比特(包括crc比特)的决策树将具有k+1个级别。在根级别502之后的每个级别，高达4条幸存解码路径中的每一条路径都扩展一个比特。根节点520的叶节点或子节点表示第一比特的可能选择，后续叶节点表示后续比特的可能选择。例如，从所述根节点520到叶节点530a的解码路径表示估计的码字比特序列：0，1，0，0。在级别508，可能路径的数目大于l，因此识别具有最高可能性(例如，最佳pm)的l个路径，并且丢弃剩余的路径。图5中以加粗方式示出了在级别506路径排序后幸存的解码路径。类似地，在级别510，可能路径的数目再次大于l，因此识别具有最高可能性(例如，最佳pm)的l个路径，并且再次丢弃剩余的路径。在示出的示例中，在叶节点530a、530b、530c和530d中终止的路径表示具有最高可能性的路径。在叶节点540a、540b、540c和540d中终止的路径是已丢弃的具有较低可能性的路径。scl解码可以进一步划分为纯列表解码和crc辅助scl(crc-aidedscl，简称ca-scl)解码。在所述纯列表解码中，选择具有最高可能性的幸存路径；在所述ca-scl中，使用crc比特进行路径选择。如上所述，sc解码是纯列表解码的特殊情况，其中列表大小l＝1。crc可以在最终路径选择中提供更高的纠错性能，但在scl解码中是可选的。在解码过程中的路径选择方面或在最终路径选择方面，可以使用其它解码辅助操作，如基于奇偶性的奇偶校验(paritycheck，简称pc)或包含在输入向量中的“pc”比特，来代替crc比特或与crc比特一起使用。scl解码可以提高有限代码大小的极化码的性能。然而，与低密度奇偶校验(lowdensityparitycheck，简称ldpc)码和turbo码的相似码长和码率相比，scl解码可能具有较设计良好的ldpc码和turbo码更差的误块率(blockerrorrate，简称bler)。ca-scl解码可以提高有限码长的极化码的性能。例如，具有列表大小l＝32的ca-scl解码器可以提供比ldpc和turbo码明显更好的性能，同时具有相似的计算复杂度。在加性高斯白噪声(additivewhitegaussiannoise，简称awgn)信道中，极化码实际上将信道划分为n个子信道。n被称为母码长度，并且在arikan极化码中始终是2的幂，其基于2×2矩阵的极化内核。极化码的码构造的关键在于确定为信息比特选择或分配的比特信道(本文中也称为子信道)以及为冻结比特分配的子信道。在一些实施例中，还将一个或多个子信道分配给pc、crc和/或用于辅助解码的其它类型的比特。在极化理论方面，为冻结比特分配的子信道称为冻结子信道，为信息比特分配的子信道称为信息子信道，并且可以为用于辅助解码的辅助比特分配其它辅助子信道。在一些实施例中，辅助比特被视为信息比特的一种形式，为其选择或分配更可靠的子信道。上文描述了基于2x2arikan内核g2的克罗内克积的极化编码器。图6是示出基于2x2内核的极化编码器600的示例的框图。图6中标记了子信道和编码比特，并且如上所述，极化码将信道划分为n个子信道。将信息块和冻结比特分配到所述n个子信道上，并且由所述极化编码器600将所得到的n大小的向量与n×n克罗内克矩阵相乘，以生成包括n个编码比特的码字。信息块至少包括信息比特，并且还可以包括辅助比特，例如crc比特或pc比特。子信道选择器(未示出)可以耦合到所述极化编码器600，以至少为信息比特和任何辅助比特选择子信道，且任何剩余子信道为冻结子信道。对于基于2x2内核和nxn克罗内克矩阵的极化码，n是2的幂。在本文中，将这种类型的内核和基于此类内核的极化码作为说明性示例进行讨论。具有不同大小(或输入数量)的其它形式的极化内核通常可以使用码长n＝ln来表征，其中l是所采用内核的尺寸(即，大小或输入数量)。此外，诸如其它素数内核(例如3x3或5x5)或(素数或非素数)内核的组合(以生成高阶内核)之类的极化内核可能会在码子信道中产生极化。此外还应注意的是，打孔、截短、零填充和/或重复等编码比特处理可以与基于2x2内核或其它类型的内核的极化码结合使用，例如，用于速率匹配等其它用途。由于sc、scl或ca-scl解码，合成子信道上出现极化现象。有些合成子信道容量大，有些子信道容量小。换句话说，有些合成子信道具有同样高的信噪比(signal-to-noiseratio，简称snr)，另一些子信道具有同样低的snr。这些度量是可用于量化或分类子信道“可靠性”的特征的示例。还可以使用其它指示子信道可靠性的度量。代码构造包括确定码率(信息比特的数目k，或承载信息比特的子信道的数目)，在承载信息比特的n个可用子信道中选择特定的k个子信道。为了便于此处参考，信息比特可以包括要编码的输入比特以及可能的crc比特、pc比特和/或用于辅助解码的其它辅助比特。子信道选择基于子信道的可靠性，通常选择最高可靠性的子信道作为承载信息比特的信息子信道。例如，可以在一个或多个有序序列中指定子信道可靠性。对于码长nmax，可以计算出单个嵌套且与snr无关的有序子信道序列，其中从较长nmax序列中选择较短码长n的有序序列。相反，可以计算不同母码长度ni的多个有序序列，根据首选码长为特定代码选择其中一个母码长度序列。例如，另一种可能的方案涉及根据snr值计算多个有序序列，还涉及根据测量的snr选择有序序列。还有几种计算子信道可靠性的方法。例如，根据r.pedarsani于2011年6月在epfl主项目的“极化码：构造和性能分析”中提出的精灵辅助方法，编码器对所述解码器在不同子信道上已知的训练序列进行编码。所述解码器将解码结果反馈给所述编码器，使得所述编码器能够计算每一个子信道的可靠性统计数据，从而获得子信道上适应良好的可靠性向量。一种高斯近似(gaussian-approximation，简称ga)方法，由j.dai、k.niu、z.si和j.lin于2016年5月发表的“极化码的高斯近似估计和优化”中提出，并由p.trifonov于2012年在《ieee通信汇刊》第60卷第11期中第3221-3227页中发表的“极化码的高效设计和解码”中提出，这种方法假设每一个编码比特都受到等错概率的影响。根据错误概率，利用密度演进(densityevolution，简称de)算法获得子信道的可靠性。由于编码比特的错误概率与接收snr有关，因此这种方法与snr相关，具有计算复杂度。由morir和tanakat于2009年在《ieee信息论国际研讨会》第1496-1500页中发表的“对称二进制输入无记忆信道中极化码的性能和构造”提出了一种de方法，通过所述方法，使用置信度传播解码的解码错误概率来测量子信道的可靠性，其中所述解码错误概率可以通过密度演进计算。所述提出的方法经证明，当用于极化构造时，对于任意对称二进擦除信道具有容量可达性。然而，由于所述方法依赖于对每个子信道的llr值的迭代计算，因此它具有计算复杂度。根据e.arikan于2009年在《ieee信息论汇刊》第55卷第7期第3051-3073页中发表的“信道极化：一种用于构造对称二进制输入无记忆信道中容量可达代码的方法”中提出的精灵辅助方法，编码器对所述解码器在不同子信道上已知的训练序列进行编码。所述解码器将解码结果反馈给所述编码器，使得所述编码器能够计算每一个子信道的可靠性统计数据，从而获得子信道上适应良好的可靠性向量。所述子信道的相对可靠性依赖于接收snr，使得这种方法成为一种与snr相关的方法。在华为和hisilicon，3gpptsgranwg1meeting第87次会议上的r1-1611254“极化码设计细节”中公开了一种与snr无关的极化权重(polarizationweight，简称pw)方法。在这种方法中，子信道的可靠性由相应的β扩展值来衡量，所述β扩展值由闭合公式给出，作为子信道索引的二进制表示的函数。所述可靠性测量与snr无关，可以在不同的编码速率和块长度下产生单个嵌套有序子信道序列。所述序列可以离线计算并存储在存储器中以供使用，以便提供相比其它方法更低的实现和计算复杂度。如上所述，有几种方法通过计算子信道的可靠性来生成有序序列(从内核及其生成器矩阵)。并非每种方法都可能必然产生嵌套序列，并且这个嵌套序列可能不一定是唯一的。例如，可以基于诸如于2016年7月29日递交的第cn201610619696.5号中国专利申请案中所公开的极化权重，或者基于诸如于2016年12月23日递交的第62/438565号美国专利申请案中所公开的汉明权重生成嵌套有序序列，这两项在先申请的完整内容以引入的方式并入本文。此外，还可以使用或改用其它技术。有序序列的计算可以采用若干不同的方法进行。例如，所述计算可以在线进行，以生成可以基于例如观察到的信道条件进行动态调整或重新计算的有序序列。或者，所述计算可以离线(即，预先)进行，以生成可以在后续编码操作过程中存储和检索的预计算、静态有序序列。在另一可替代方案中，所述计算可以部分在线、部分离线进行。在移动无线通信中，无线信道具有时变特性，信道条件可能会随时间发生显著变化。使用具有较高计算复杂度的在线序列计算方法(例如，基于精灵辅助、de和ga的方法)可能是不切实际，这是因为这些方法可能消耗大量通信带宽和处理资源。诸如基于精灵辅助、de和/或ga的方法之类的计算复杂方法通常离线进行，以生成多个静态有序序列，例如通过固定码长和码率的不同组合的工作snr或参考snr。然而，诸如在于2017年2月24日递交的发明名称为“一种用于指定编码子信道的有序序列的装置和方法”的第62/463,128号美国专利申请案(该在先申请的完整内容以引入的方式并入本文)中所公开的方法之类的简单的在线序列生成方法可能仍然是优选的，因为它们通常消耗较少内存，并且可能更加灵活、更适应于时变无线信道条件。结果表明，在不同方法生成的有序序列中，部分子信道的排序是相同的，只有一些子信道在不同的有序序列中的排序是不同的。例如，对于单个嵌套有序序列，任何码长的子信道的排序可与那些码长较长的子信道的排序相同。即使对于非嵌套有序序列，可能也只有少数子信道在不同码长的有序序列之间具有不同的顺序。根据c.schürch的“极化码合成信道的偏序”，《ieee信息论国际研讨会汇刊(internationalsymposiumoninformationtheory，简称isit)》，西班牙巴塞罗纳，2016年7月，第220–224页与m.bardet、v.dragoi、a.otmani和j.-p.tillich的“源于新的多项式形式主义的极化码代数性质”，《ieee信息论国际研讨会汇刊》，西班牙巴塞罗纳，2016年7月，第230–234页，已发现的是，对于极化码以及在采用不同方法生成的有序序列中，存在适用于任何传输模型的通用偏序，因此独立于传输模型。换句话说，部分子信道的排序在不同的有序序列中相同，只有某些子信道的排序有所不同。传输模型包括特定于或指示特定传输方案、信道或信道条件的一个或多个参数。传输模型的示例包括信道模型、信道类型、传输或信道质量(如在信道质量指数(channelqualityindex，简称cqi)报告中表示)、噪声电平、snr等。基于所述偏序，只需要考虑将n个子信道中一小部分约1/log3/2(n)个子信道而不是所有n个子信道用于可靠性排序。所述偏序提供有关给定n的可靠性分布的“趋势”或“主流”观点。2017年2月24日递交的发明名称为“用于编码子信道选择的装置和方法”的第62/463,289号美国专利申请案提供基于偏序的子信道排序的示例，该在先申请的完整内容以引入的方式并入本文。图7是示出n＝8个子信道的示例性偏序700的框图。图7中示出的偏序示例中的每个节点表示子信道，并且节点之间的每个定向边或箭头表示所述子信道的相对可靠性。在偏序的该表现形式中，节点表示子信道，并且子信道排序和选择可以涉及节点排序和选择。节点排序和选择表示如何排序和选择子信道的一个示例，因此节点和子信道可以互换引用。这里参考子信道偏序以及子信道排序和选择。还应当注意，子信道对应于比特位置，比特位置至少可包括信息比特位置和冻结比特位置。本文中所公开的参考子信道的特征也可以或替代地应用于比特位置。例如，本文中所公开的子信道排序和选择等同于比特位置排序和选择。对节点、子信道和比特或比特位置的参考应相应地理解。对于偏序表现形式中的每个边，对于任何传输信道，所述边的源节点的可靠性始终低于其目的节点。如图所示，所述边指示示例中的可靠性提高。带有指示可靠性降低的边的偏序也是可能的。在图7中示出的示例性偏序中，如果可以通过以下定义操作中的至少一项操作将源节点二进制索引转换为目的节点二进制索引，那么节点之间存在边：操作1：如果源节点索引的最后一个(最低有效)比特为0，则如节点2和3的示例中所示，将0比特从0变为1，(0，0，1，0)→(0，0，1，1)表示目的节点索引(相对于所述源节点索引)的更高可靠性；操作2：根据相邻0比特的比特位置在所述源节点索引中左移1个比特，如节点2和4的示例中所示，(0，0，1，0)→(0，1，0，0)表示所述目的节点索引(相对于所述源节点索引)的更高可靠性。应当注意，在两者之间不存在箭头的两个节点仍然可以具有固定的可靠性关系，只要在所述两个节点(例如，节点1和4、节点2和5)之间存在至少一个由箭头组成的定向路径。不同于或除上述操作之外，其它操作可以以其它偏序应用。偏序为“偏”的含义是，并不是每个节点，或者每个由节点表示的子信道具有相对于独立于传输模型或以其它方式固定的所有其它节点的可靠性。参看图7，子信道0、1、2和5、6、7具有相对于彼此和所有其它子信道的独立于传输模型的或固定的顺序或序列。根据图7中的示例性偏序，可以看出，子信道3和4的可靠性都高于子信道2但低于子信道5，但是子信道3和4相对于彼此的可靠性并不独立于传输模型，也不以其它方式固定。图8包括示出n＝8个子信道的两个可能的有序子信道序列800a、800b的框图。有序序列，这里也称为有序子信道序列，是横穿所有节点的路径或链路。节点3与4之间的排序以及由这些节点表示的子信道与诸如工作snr和特定信道类型之类的传输模型参数或条件相关。由于如图7中示出的偏序，仅节点3与4相对于彼此的相对可靠性不以偏序方式固定。采用偏序的所有其它节点相对于彼此和所有其它节点具有固定的可靠性。有序子信道序列不需要以偏序方式跟随所有边，并且可以横穿在未由边连接的节点之间。然而，通常可以优选与偏序不冲突的有序子信道序列。与基于与偏序冲突的序列的类似编码相比，基于与偏序不冲突的有序子信道序列的编码可以具有更好的性能。如果序列不以与定向边冲突的方式横穿节点，则有序子信道序列与偏序不冲突。例如，参考图8，所述序列800a与节点4与5之间的定向边相冲突，从而与可靠性关系相冲突。因此，该序列800a与偏序相冲突。相反，所述序列800b遵循由所述定向边指示的关系，与偏序不冲突，另外也从节点4横穿到节点3。因此，该序列800b应表现出优于所述序列800a的性能，并且优选于所述序列800a。如上所述，节点3与4之间的可靠性关系不以示例性n＝8偏序方式固定。然而，所述有序子信道序列800b至少可以为高斯信道提供极化和更高的编码性能。类似的有序子信道序列{0,1,2,3,4,5,6,7}简单地遵循子信道的自然顺序。这种以子信道自然顺序排序的方式可能具有显著的不良性能，尤其是当n增加时。换句话说，所述与偏序不冲突对以下事实做出说明，即与序列800a相比，所述有序子信道序列800b至少为高斯信道提供更高的编码性能。然而，不是所有符合所述偏序的序列都可能提供相同的性能。尽管自然顺序序列的上述示例可能仍然符合所述偏序，但从节点3横穿到节点4(与相对方向截然相反)可能导致所述自然顺序序列提供的性能远远低于序列800b，尤其是在使用所述n＝8序列来构建更长序列的情况下(即，当n增加时)。例如，考虑图9中的框图，该图示出了n＝16个子信道的示例性偏序900。图9还示出了如何将n＝8偏序用作基本元素来构建适用于n＝16个子信道的更大偏序。在图9中，第一n＝8偏序900a具有采用索引0至7标记的节点，第二n＝8偏序900b具有采用索引8至15标记的节点，但相应的n＝8偏序索引也包括在括号中。括号中的索引包括在第二n＝8偏序900b中，以便更清楚地说明所述n＝16偏序900的两个部分都与该示例中的所述n＝8基本偏序元素900a一致。图9中的示例性偏序900包括两个基本n＝8偏序900a、900b之间、节点4与8之间、节点5与9之间、节点6与10之间以及节点7与11之间的定向边。图9中n＝16的示例性偏序900可以进一步扩展。例如，两个n＝16偏序900可以用于扩展n＝16偏序并构造n＝32偏序，如图10中的示例所示。两个n＝32偏序可以类似地用于构造n＝64偏序等等，以便通过递归方式构建更大的偏序。在一些实施例中，偏序具有结构对称和嵌套特性。偏序的结构对称性是指，对于n个节点的偏序而言，如果节点的索引i被更改为索引n-1-i(对于所有情况，0≤i<n)并且所有边的方向都被逆转，则得到的偏序在节点和边结构方面与原始偏序相同。例如，在图10中，所述n＝32偏序1000具有结构对称特性，基于n＝16偏序构建而成，所述n＝16偏序也具有结构对称特性，并且基于n＝8偏序构建而成(图9)。通过比较图9和图10中的所述n＝16和n＝32偏序可以看出，采用所述n＝32偏序方式的节点0至15对应于采用所述n＝16偏序的节点0至15，而采用所述n＝32偏序的节点16至31的节点和边结构也与所述n＝16偏序一致。不同大小偏序之间的这种一致性在这里称为偏序的嵌套属性。图9中的n＝8偏序或子集900a、900b与图7中的n＝8偏序节点和边结构700同样一致。关于在节点2与4之间以及在节点3与5之间的边处拆分偏序以形成子集{0,1,2,3}和{4,5,6,7}的分区，图7中的n＝8偏序700甚至可以视为对称。现在转向有序子信道序列，图11是示出n＝16个子信道的可能的有序子信道序列1100的框图。本发明实施例可应用于基于各种大小的偏序中的任一种来生成有序子信道序列，并且n＝16在这里用作非限制性示例。实施例也可以或代替地应用于生成不一定基于偏序的有序子信道序列。偏序可以指定或定义一个顺序，在该顺序中，某些节点或子信道具有相对于彼此和所有其它子信道的固定顺序或序列(有时称为“独立于传输模型”)。节点0、1、2和节点13、14、15都是示例。以任何其它顺序横穿这些节点的有序子信道序列违反所述偏序。图11中的其它子信道位于所述偏序的传输模型相关部分或可变部分，并且这些节点以及相应子信道和比特位置的排序可以随着诸如信道模型和snr之类的传输模型参数而变化。可靠性计算用于确定此类节点、子信道或比特位置在完整有序序列中的顺序。尽管偏序本身不提供完整的单一有序子信道序列，但偏序可以提供用于例如极化码的子信道的可靠性分布的趋势、锚点或支柱。结合偏序，较高分辨率的分类、排序或排列函数可用于形成链路或确定有序子信道序列。在一些实现方式中，较高分辨率函数可以是度量函数，所述度量函数用于计算每个节点和/或相应子信道的度量。虽然这里以示例方式公开了二进制扩展函数，但是可使用诸如上述于2016年7月29日递交的第cn201610619696.5号中国专利申请案中描述之类的其它二进制扩展函数。通常，可以使用依赖于给定传输模型(例如，信道类型、snr等)的固定或可变参数和/或码块长度的任何函数。如本文所述，任何此类函数都可用于例如确定有序子信道序列和/或选择k个信息子信道或n-k个冻结子信道。snr、节点或子信道索引的函数f(snr,index,n)和基于2x2内核的极化码的n(其中，n＝2n)可以在一实施例中使用，以确保近似于由de-ga算法生成的有序序列。满足下列任何一个或多个条件的函数f(snr,index,n)可优先选择：与所述偏序不冲突；获得足够的分辨率来对两个节点进行排序；产生与de-ga类似的有序子信道序列。例如，多项式函数可用作近似函数来计算子信道度量，用于至少在偏序的变量或传输模型相关部分中排序子信道。多项式函数的示例是二进制β扩展函数，二进制β扩展函数因其简单性，可以优选。对于索引为i的节点，n比特二进制扩展为(in,…,i1)。节点索引与子信道的自然顺序相对应。在一实施例中可以使用的相应多项式为：在一实施例中，有序子信道序列通过根据由该函数生成的度量值对节点或子信道进行排序来确定。对于此类函数(例如，二进制扩展)，在一实施例中，目前优选|β|>1值：如果|β|<1，则所述有序序列将与所述偏序冲突；如果|β|＝1，则所述度量降至汉明权重，可能无法提供足够的分辨率来对同一级中的节点或子信道进行排序；如果|β|>1，则所述有序序列与所述偏序一致。给定n和多项式(例如，二进制β扩展)且|β|>1，则β值的范围可以生成相同n的相同有序序列。例如，基于二进制扩展多项式和n＝16，β的5个值范围，其中所有β值都给出相同的完整有序子信道序列，可以表示为：(1,1.3247]、(1.3247,1.4656]、(1.4656,1.618]、(1.618,1.859]、(1.859,正无穷大)在上述示例中，β＝g(snr,n)项以及snr都可以作为相互信道容量的函数，依赖于码率r＝k/n。所述码率r影响snr，在该示例中，所述snr反过来影响β。下文说明了β函数g(snr,n)的示例及其如何受到码率r的影响。在该示例中，j-1表示snr，i表示码率r：其中其中aσ,1＝1.09542,bσ,1＝0.214217,cσ,1＝2.33727,aσ,2＝0.706692,bσ,2＝0.386013,cσ,2＝-1.75017,上述β函数只是依赖或与snr相关的函数的一个示例。可以理解的是，可以使用其它snr相关的β函数。一般而言，术语β可以是上述snr的函数；或者根据所述实现方式，可以将β值设置为固定值或预定值(例如，通过假设固定snr)。对于snr相关和n相关β实现方式，β可以根据查找表lut(snr,n)来确定。根据上述示例，编码速率r将确定工作snr，基于所述工作snr，β值范围可以根据下表确定：β值范围snr范围，n＝41<β<＝1.32474.0<snr<8.01.3247<β<＝1.46562.0<snr<＝4.01.4656<β<1.6181.0<snr<＝2.01.618<β<1.8390.5<snr<＝1.01.839<β0<snr<＝0.5与偏序类似，如果二进制扩展相关多项式(诸如在上述第cn201610619696.5号中国专利申请案中描述之类)用于计算节点或子信道可靠性度量，节点和子信道基于所述可靠性度量进行排序，那么有序子信道序列或链路也可以具有对称和/或嵌套特性。其它度量函数可用于其它实施例中。对于嵌套序列，可以从较长有序子信道序列中选择较短有序子信道序列。例如，通过从n＝16有序子信道序列{0,1,2,4,8,3,5,6,9,10,12,7,11,13,14,15}中选择小于i＝8的子信道索引，从而可以选择n＝8有序子信道序列，该子信道序列是{0,1,2,4,3,5,6,7}。在对称序列中，即seq{i}+seq{n+1-i}＝n-1，其中i＝1,2,…,n，seq{i}、seq{n+1-i}是有序子信道序列中第{i}个和第{n+1-i}个条目的子信道索引。根据这一属性，给定一半有序子信道序列的情况下，可以直接获得完整有序子信道序列，从这个意义上来说，所述完整有序子信道序列具有对称特性。图11中示出的有序子信道序列不违反偏序，并且可以根据各种度量或分类/排序函数中的任一个来确定。该图示序列仅代表一个示例，可以使用不同的函数来对子信道进行排列或排序，和/或对于不同的码长n、不同的snr等来确定不同的序列。本文中所公开实施例提供的码设计涉及选择全部n个子信道或比特位置中的k个作为信息子信道或比特位置。在图11中示出的n＝16偏序1100中，所述n＝8偏序可以视为组分或成分偏序或所述n＝16个子信道的全集的子集。从这个意义上来说，子信道或比特位置选择可能涉及确定分配或从范围[0～7]选择多少个输入比特位置或子信道k0，分配或从范围[8～15]选择多少个输入比特位置或子信道k1，其中k1＝k-k0。更加一般地说，这等同于从范围[0～n/2-1]和[n/2,n-1]确定k0和k1。图11中的“大”和“小”子集标签仅仅是为了便于参考。实施例不以任何方式限于在特定类型的偏序表示中具有相对于彼此的特定位置的子集。例如，其它偏序表示可以并排示出n个子信道的子集。图11a是示出n＝16个子信道的偏序的不同表示的框图，作为并排子集的示例，被标记为第一n＝8子集和第二n＝8子集。此外，还应该注意的是，n个子信道的集合的大小为n/2的子集也是基于2x2内核进行编码的说明性示例。子集的其它数目和/或大小可以用于不同内核大小的实施例。返回到图11，按可靠性的降序，所述完整有序子信道序列为[15,14,13,11,7,12,10,9,6,5,3,8,4,2,1,0]。该有序子信道序列具有嵌套特性，因为它指定了所述小子集中的子信道序列[7,6,5,3,4,2,1,0]，这些子信道将按所述相同顺序显示在优选的n＝8子信道序列中。类似地，所述完整有序子信道序列指定所述大子集的子信道顺序[15,14,13,11,12,10,9,8]，所述顺序与所述n＝8序列：[7+8,6+8,5+8,3+8,4+8,2+8,1+8,0+8]一致。所述n＝8有序子信道序列对每个子集重复，所述大小子集的子信道在所述n＝16有序子信道序列中彼此“交织”，但仍保持与所述子集的所述完整n＝16偏序和所述成分n＝8偏序定义的关系一致。在该n＝16示例中，所述完整有序子信道序列[15,14,13,11,7,12,10,9,6,5,3,8,4,2,1,0]可以被重写为[7+8,6+8,5+8,3+8,7,4+8,2+8,1+8,6,5,3,0+8,4,2,1,0]，所述序列中带下划线的索引表示图11中示出的所述大子集中的子信道，所述序列中不带下划线的索引表示所述小子集中的子信道。有序数字序列，在此也称为交织块或交织序列，可以用于将所述有序子信道序列表示为子信道的数字序列，所述子信道来自按所述有序子信道序列指定的顺序显示的所述大小子集。交织序列本身也按可靠性进行排序。所述完整有序子信道序列包括以下子信道的索引，即4个大子集子信道，然后是1个小子集子信道，然后是3个大子集子信道，然后是3个小子集子信道，然后是1个大子集子信道，最后是4个小子集子信道。因此，有序数字序列[4,1,3,3,1,4]可以仅以6个数字表示n＝16有序子信道序列。所述数字4、1、3、3、1和4相加后便得到共计n＝16个子信道。此类有序数字序列远远短于所述完整有序子信道序列，可以存储在存储器中，例如查找表中。交织序列还可以被视为指定通过每个子集中的节点或子信道渐进的相对“速率”。按可靠性的降序，横穿所述上部偏序的4个节点，然后是所述小子集中的1个节点，然后是所述大子集中的3个节点，以此类推。在图11中示出的两个子集的示例中，所述有序数字序列中的所述数字在子集之间交替，指定一子集中的所述有序子信道序列中显示的子信道的数字，然后指定另一子集中的所述有序子信道序列中接下来显示的子信道的数字。类似地，其它实施例的有序数字序列也可以在不同子集之间交替或循环。其它类型的有序数字序列也是可能的。考虑到上述示例n＝16有序子信道序列[15,14,13,11,7,12,10,9,6,5,3,8,4,2,1,0]，可替代有序数字序列可以是[03571111]，其中并非每个子集的所有连续部分或子信道的数字都被显式指示。在该示例中，仅显式指示所述大子集中的子信道部分，每2个数字指示所述大子集的连续部分的左边界和右边界。具体地，所述大子集的所述第一连续部分(长度为4)为[15141311]，其中所述左边界是所述有序子信道序列中第一条目的索引0，所述右边界是所述序列中第四条目的索引3。类似地，长度为3的所述第二连续部分[12,10,9]的所述左边界为5，所述右边界为7，等等。替代方案为[4,4,8,10,12,15]，其中隐含所述大子集的部分，仅显式指示所述小子集的子信道的部分。上述第一类型的交织序列在本文中公开为有序数字序列的说明性示例。在其它实施例中，可以使用在诸如边界类型序列中显式和/或隐式指示子信道部分的其它类型的有序数字序列。本文中通过示例所公开的有序数字序列表示了如何在较大或较长有序子信道序列中交替子集中的子信道。各种类型的序列可以直接用于确定子信道排序和/或选择信息子信道、冻结子信道和可能的其它类型的子信道，或从一种有序数字序列转换为另一种有序数字序列，如本文中所公开的作为说明性示例的有序数字序列。此外，交织序列或有序数字序列不仅适用于指定子信道可靠性顺序的有序子信道序列。根据一个或多个其它子信道度量指示排序的子信道序列也可以或转而由交织序列来表示，只要这些子信道序列可以从相应的交织/有序数字序列中恢复。现在转到更详细的示例，n＝8有序子信道序列可以用于构造n＝16的有序子信道序列。给定有序子信道序列n8＝[7,6,5,3,4,2,1,0]，则可计算另一序列n8’＝[7+8,6+8,5+8,3+8,4+8,2+8,1+8,0+8]。实际上，这可能涉及在n8中的每个子信道索引和值0xb1000之间应用or运算来计算n8’。例如，基于有序数字序列[4,1,3,3,1,4]，从所述有序数字序列读取每个数字，按所述数字在该序列中显示的顺序：如果从所述有序数字序列读取的所述数字是带下划线的数字(或在所述有序数字序列中具有偶数索引或位置0,2,4,…)，则从n8’读取元素的数字并将其附加到n＝16有序子信道序列中；如果从所述有序数字序列读取的所述数字是不带下划线的数字(或在所述有序数字序列中具有奇数索引或位置1,3,5,…)，则从n8读取元素的数字并将其附加到所述n＝16有序子信道序列中。图11b是示出根据两个n＝8有序子信道序列生成n＝16有序子信道序列的框图。在n8、n8’和上述有序数字序列的该示例中，从所述有序数字序列中读取的第一数字(4)带下划线，在所述有序数字序列中具有偶数索引(0)。所述有序子信道序列n8’的元素的数字(4)填充n＝16有序子信道序列的前4个位置，使得所述n＝16有序子信道序列从[7+8,6+8,5+8,3+8,…]开始，或等效于[15,14,13,11,…]。从所述有序数字序列中读取的第二数字(1)不带下划线，在所述有序数字序列中具有奇数索引(1)。所述有序子信道序列n8’的元素的数字(1)填充所述n＝16有序子信道序列的下一个位置，使得所述n＝16有序子信道序列扩展为[15,14,13,11,7,…]。从所述有序数字序列中读取的下一个数字(3)带下划线，在所述有序数字序列中具有偶数索引(2)。在所述有序子信道序列n8’中的接下来的3个元素已用于填充所述n＝16有序子信道序列之后，所述元素被附加到所述序列，使得所述n＝16有序子信道序列扩展为[15,14,13,11,7,12,10,9,…]，以此类推，从而使用有序数字序列将n＝8有序子信道序列扩展为n＝16子信道序列。使用有序数字序列[5,1,5,1,1,2,1,1,2,1,1,5,1,5]，可以类似方式将n＝16有序子信道序列扩展为n＝32有序子信道序列。在其它实施例中，还考虑使用n＝32或更长有序子信道序列和其它有序数字序列的进一步扩展。在递归或迭代扩展的该示例中，所述n＝8有序子信道序列[7,6,5,3,4,2,1,0]是基本元素或“种子”有序序列。扩展为n＝64的所述交织序列如下：上表中的所述交织序列是对称有序数字序列。每个序列的一半可以存储在存储器中。上述第一示例性半序序列的每一个都可以用于构建完整的交织序列，方法是反转所述存储的半序序列中的条目的顺序，并通过在这些序列中的条目之间进行交替来组合所述存储的序列和所述反转的序列。上述第二示例性半序序列的每一个都可以用于构建完整的交织序列，方法是反转所述半序序列(例如[413])的所述条目的顺序，并直接将所述两个半序序列组合为例如[413][314]，从而构建所述完整交织序列[413314]。在其它实施例中，可以使用不同的序列，包括非对称序列。完整交织序列可以存储在存储器中，仍然可能短于相对应的完整有序子信道序列。例如，上述n＝64交织序列仅包含32个数字。这些数字的总和为64，以指定共计64个子信道，但在该示例中，仅使用32个数字来指定所述完整的64个子信道顺序。在该示例中仅存储一半的所述交织序列便可以进一步节省存储空间，因为在所述半序序列中仅使用16个数字来指定所述完整的64个子信道顺序。在一实施例中，为了完整地表示n＝64序列，存储n＝64->32->16->8个交织序列(或半序序列，条件是所述序列是对称序列)和n＝8有序子信道序列，共计34个具有对称序列的数字。在存储半序序列的该示例中，在64->32半序序列中有16个数字，在32->16半序序列中有7个数字，在16->8半序序列中有3个数字，在所述n＝8有序子信道序列中有8个数字，共计34个数字被引用。同时，在基于n＝8基本有序子信道序列和高达n＝64->32交织序列的交织方法中，如果索引介于0与7之间，则交织序列和所述基本有序序列(n＝8)中的最大可能值可达7。值高达7的数字可以用3个比特表示。如果存储了完整的n＝64有序子信道序列，则将存储长度至少为6个比特的64个数字(63＝2^6-1)。这说明即使存储多个交织序列和一个基本有序子信道序列而不是全长有序子信道序列，也可以节省内存。在一些其它实施例中，子信道序列或子集的数字不限于2。有序子信道序列的2个以上子集可以存在，较大子信道序列中的子信道可以按一个或多个有序数字序列指定的顺序在不同子集之间交替。图11c是示出根据两个以上有序子信道序列生成n＝16有序子信道序列的框图。在图11c中，考虑上述示例n＝16有序子信道序列[15,14,13,11,7,12,10,9,6,5,8,4,2,1,0]，可以分解为3个不相交子信道子集，采用以下排序：[5,3,4,2,1,0]、[11,7,10,9,6,8]和[15,14,13,12]。可以使用一个有序数字序列来表示该有序子信道序列，例如[0,0,3,0,2,1,0,3,0,2,1,0,4,0,0]。在该有序数字序列中，第i个元素表示第j个子集中的子信道的数字，其中i从0开始计数，j＝{0,1,2}，j等于imod3。换句话说，所述有序数字序列的索引或位置被预先分配到不同子集，与一个子集相对应的数字仅出现在分配到该子集的索引或位置中。在该示例中，与子集0相对应的数字可能仅出现在索引0,3,6,…中，与子集1相对应的数字出现在索引1,4,7,…中，与子集2相对应的数字出现在索引2,5,8,…中。因此，如上述有序数字序列所指示，在所述有序子信道序列中，首先从子集2中出现3个子信道(15、14、13)，然后从子集1中出现2个子信道(11、7)，然后从子集3中出现1个子信道(12)，然后从子集1中出现3个子信道(10、9、6)，以此类推。应当注意，在有序数字序列末尾的任何零都可以被省略，而不会丢失任何信息，即如图11c中示出的[0,0,3,0,2,1,0,3,0,2,1,0,4]，不存在上文引用的有序数字序列中的条目“4”之后列出的两个尾随零。在另一实施例中，1个以上的有序数字序列可以联合表示一个有序子信道序列。图11d是示出使用多个有序数字序列根据两个以上有序子信道序列生成n＝16有序子信道序列的框图。图11d示出了与图11d相同的n＝16有序子信道序列和子集。所述子信道序列可以由两个有序数字序列联合表示，即[3,2,1,3,2,1,4]和[2,1,2,1,0,1,0]。所述第一有序数字序列中的每一个数字表示子信道的数字，所述第二有序数字序列中的相应元素指示每个数字的子信道所源自的子集。例如，“3”和“2”分别是所述第一有序数字序列和所述第二有序数字序列的第一个数字，分别指示首先从子集2中出现3个子信道(15、14、13)，然后所述第一有序数字序列和第二有序数字序列中的下一个元素“2”和“1”指示来自子集1的接下来的2个子信道(11、7)，以此类推。在图11和图11b至图11d中示出的示例中，较长或较大子信道序列在子集之间多次交替。例如，在图11d中，所述n＝16有序子信道序列和所述有序数字序列从子集2交替到子集1，然后返回子集2，然后再返回子集1，类似地，从子集1交替到子集0，然后返回子集1，然后再返回子集0。然而，应该注意的是，较长子集只能在子集之间交替一次。例如，对于上述n＝16有序子信道序列[15,14,13,11,7,12,10,9,6,5,3,8,4,2,1,0]，如果三个不相交子集被排序为[3,8,4,2,1,0]、[12,10,9,6,5]和[15,14,13,11,7]，则在与图11c一致的一实施例中的有序数字序列[0,0,5,0,5,0,6]或与图11d一致的一实施例中的有序数字序列[5,5,6]和[2,1,0]可以用于表示所述n＝16有序子信道序列，而不需要在子信道的相同子集之间进行多次交替。这种单次交替原则甚至可以进一步扩展。例如，当每个子集中的子信道的数目相等，并且每个子集中的子信道排序可以根据相同的基本排序(例如，基于特定度量或函数或基于子信道索引的升序/降序(即，自然顺序))生成时，所述有序数字序列可以简化为子集索引的一个较短的有序序列。图11e是示出根据8个子信道序列生成n＝32有序子信道序列的框图，其中，所述8个子信道序列指定8个子信道子集的子信道的顺序，每个子集具有4个子信道。子集i中的子信道的排序为[3+4*i,2+4*i,1+4*i,4*i]，其中i＝0,1,2,…,7。换句话说，每个子集的子信道排序都可以生成为具有相同的排序[3,2,1,0]。根据所述有序子信道序列，用于表示所述有序子信道序列的所述有序数字序列为[7,6,3,5,2,4,1,0]，其中所述有序数字序列中的每一个元素指示一个子集索引，或等同地表示一个子集中的全部4个子信道，而不是表示一个子集内的若干子信道。利用本文中所公开的技术，对有序子信道序列进行动态计算是可行的。根据一种先验技术，首先通过计算每个子信道的可靠性来生成有序子信道序列，然后对全部所述子信道进行排序，以获得完整的有序子信道序列。可靠性计算可能是复杂的，例如涉及exp()函数和排序，使得对于任何给定(n,k)，难以在线生成有序子信道序列。因此，有序子信道序列通常离线生成并存储在存储器中。根据本发明的实施例，给定(n,k)并且基于种子或基本有序子信道序列和一系列存储的交织序列，可以根据需要在线(或“动态”)生成任意长度的完整有序子信道序列。有序子信道序列生成可能仅涉及比较运算，而不需要对所有子信道的可靠性进行更复杂的计算，然后进行子信道排序。相对于先验技术来说，根据基本序列和一个或多个交织序列生成有序子信道序列是非常简单和快速的。例如，在大序列n和低编码速率的情况下，可以进一步减少计算复杂度。在这种情况下，信息比特或子信道往往以更高索引分配。例如，当从n分解为n/2或其它大小的子信道子集时，可以利用该属性。可以忽略0到n/2-1的位置，或者其它最小索引或位置，因为预计不会将信息比特或子信道分配到这些位置。该技术还可以用于分解为更小子集。一般来说，根据本发明的各方面，分配或选择某些子信道作为信息子信道和冻结子信道。子信道分配模式可以确定或建立为{k,n}的函数，其中k是用于编码的信息子信道的数目或信息块长度，n是码长。通常，编码器和解码器都会产生或使用相同的子信道分配模式，以便能够正确地解码编码信息。在一些实施例中，给定有序子信道序列，也可以确定还表示具有更少值的所述有序子信道序列的有序数字序列。子信道的子集可以分解为较小子集，信息子信道或比特位置可以基于相应的交织序列进行选择。这在下文结合图12通过示例进行描述，图12是示出一实施例提供的子信道选择的框图。尽管图12中的标签是指比特，如本文中所指出，选择信息比特或比特位置等同于选择子信道。图11和图11b至图11d示出了根据较短序列构造较长有序子信道序列，而图12涉及另一实施例，并且示出了交织序列的另一可能用途，例如，用于将待从较长有序子信道序列中选择的k个子信道划分为两个或多个部分，其中每个部分都将从较短有序子信道序列中选择。如上所述，所述较短有序序列可以许多不同的方式进行排序，包括例如基于可靠性度量或子信道索引的自然顺序。例如，可以使用这些实施例中的任一个来为感兴趣的比特选择k个子信道，但是这些实施例以不同的方式发挥作用。在使用较短有序子信道序列来构造较长有序子信道序列时(例如，图11b)，使用基本有序子信道序列和一个或多个交织序列来首先建立具有目标长度的完整有序子信道序列，从而可以直接选择所述k个子信道。在k个子信道被划分为多个部分以从较短有序子信道序列(例如，图12)中进行选择的实施例中，基本有序子信道序列和一个或多个交织序列被用于首先将待选择的所述k个子信道分配到一组子信道子集中，其中每个子集具有所述基本有序子信道序列。这样，可以将从较大n有序子信道序列中选择子信道的问题简化为从多个较短基本有序子信道序列中并行选择子信道。两个实施例均使用一个或多个交织序列，可以用于出于不同目的选择子信道(用于信息比特、冻结比特和/或其它类型的比特，例如辅助比特)。然而，通过图12中的示例示出的实施例不需要待知道或生成的长度为n的完整子信道序列。给定待选子信道的数目、一个或多个交织序列和种子或基本有序子信道序列，可以通过将n分解为基本序列长度来选择所述子信道的数目。例如，可以提供本文中所公开的根据较短有序子信道序列生成较长有序子信道序列的方法，用于动态计算完整有序子信道序列，与减小整个序列相比，可能降低复杂度以及内存空间和成本。例如，在生成完整序列后，可以确定应该将哪些位置或子信道分配给信息比特。提供图12中示出的方法，用于选择子信道，而不需要知道长度为n的完整有序子信道序列。更加详尽地考虑到图12中的示例，k＝14和n＝32。在图12的顶部，基于所述交织序列[5,1,5,1,1,2,1,1,2,1,1,5,1,5]，所述交织序列按n＝16个子信道的子集中的子信道的数目指定n＝32有序子信道序列，确定共计提供至少k个子信道的所述交织序列中的一系列数字。由于5+1+5+1+1+2＝15>＝k＝14，所述交织序列也按上述可靠性排序，我们可以注重所述交织序列的[5,1,5,1,1,2]部分。带下划线的5+5+1条目共11项，这意味着这15个子信道中有11个位于n＝16位置区域或子集[16,17,18,…,31]。感兴趣的交织序列部分中带下划线的条目不包括该部分中的最后一个条目(不带下划线的2)，因此[16,17,18,…,31]子集中的全部11个子信道将属于最终选定的子信道。不带下划线的1+1+2条目共4项，这意味着这15个子信道中有4个位于所述n＝16子集[0,1,2,…,15]。然而，由于所述不带下划线的条目包括所述感兴趣的交织序列部分中的最后一个条目，并且该部分指定共计15>k＝14个子信道，因此所述[0,1,2,…,15]子集中的子信道并非全部4个都将属于最终选定的子信道。仅将选择所述子集[0,1,2,…,15]中的所述4个子信道中的3个，以提供共计k＝14个子信道。从这一点来看，可以基于所述n＝16个子集的所述有序数字序列的所述[5,1,5,1,1,2]部分和n＝16有序子信道序列来选择子信道。在图12中，如果从所述n＝16子集中选择子信道，则基于所述有序数字序列(带下划线的条目5、5、1)和所述n＝16有序子信道序列，从右侧n＝16子集[16,17,18,…,31]中选择最好的11个子信道；基于所述有序数字序列(不带下划线的条目1、1、2)和所述n＝16有序子信道序列，从左侧n＝16子集[0,1,2,…,15]中选择最好的k-11＝3个子信道。所述n＝16有序子信道序列的一个示例可以是图11中的一个子信道序列，即[0,1,2,4,8,3,5,6,9,10,12,7,11,13,14,15](按可靠性升序)，基于此，从所述右侧n＝16子集中选择子信道[3,5,6,9,10,12,7,11,13,14,15]+16＝[19,21,22,25,26,28,23,27,29,30,31]，从所述左侧n＝16子集中选择子信道[13,14,15]。不是从所述n＝16子集中选择所述k个子信道，而是可以将这些子集进一步分解为组分n＝8子集。在该示例中，对于所述n＝16子集[0,1,2,…,15]，基于n＝16的所述交织序列[4,1,3,3,1,4]，由于4>3，因此将从n＝8子集[815]中选择全部3个子信道，而不从所述n＝8子集[0,1,2,…,7]中选择任何子信道。对于所述n＝16子集[1631]中的11个比特，基于所述交织序列[4,1,3,3,1,4]，由于4+1+3+3＝11>＝11，所以所述感兴趣的交织序列的所述部分为[4,1,3,3]。将从所述n＝8子集[24,25,26,…31]中选择4+3＝7个子信道，将从n＝8子集[16,17,18,…,23]中选择1+3＝4个子信道。n＝32子信道的原始集合已分解为4个n＝8子集，分别从中选择最可靠的0、3、4和7个子信道。要选择的子信道的数目基于交织序列[4,1,3,3,1,4](根据所述交织序列确定所述数字0、3、4和7)和所述n＝8子集的所述n8有序子信道序列[7,6,5,3,4,2,1,0]，如下所示：对于所述n＝8子集[8,9,10,…,15]，基于所述n8有序子信道序列，选择3个最可靠的子信道[7,6,5]+8＝[15,14,13]；对于所述n＝8子集[16,17,18,…,23]，基于所述n8有序子信道序列，选择4个最可靠的子信道[7,6,5,3]+16＝[23,22,21,19]；对于所述n＝8子集[24,25,26,…,31]，基于所述n8有序子信道序列，选择7个最可靠的子信道[7,6,5,3,4,2,1]+24＝[31,30,29,27,28,26,25]。在该示例中，n＝8是最小的基本子集或分解，但是其它长度的基本子集可以用在其它实施例中。n＝32也只是示例，这种类型的分解可以应用于其它码长。在达到最小子集大小之前的每个分解阶段、级别或迭代，有一个方案可以基于有序子信道序列选择子信道，或者基于交织序列进一步将子集分解为较小子集。在一些实施例中，分解可能仅限于要从中选择子信道的子集。例如，在图12中示出的示例中，不会从所述n＝8子集[0,1,2,…,7]中选择子信道。如果在另一实施例中是n＝16或较大子集的情况，则该较大子集不需要进一步分解。较大子集也不一定仅需要分解为两个子集，或者分解为大小相等的子集。例如，内核大小和/或类型可能会影响由较大子集分解成的子集的数目和大小。例如，从图11b到图11d的其它分解方案应该是显而易见的。将子集分解为较小子集的一个潜在优势是每次分解都减小了用于子信道选择的有序子信道序列的大小。例如，假设n＝1024。在这种情况下，完整有序子信道序列将有1024个条目。然而，根据本发明的一实施例，只有交织序列，或者如果所述交织序列是对称的，则每个此类序列中仅有一半可以存储到存储器中，所述存储器只有一个完整有序子信道序列，如图12中示出的n＝8序列。图12中的示例未示出对应于待打孔或截短的比特位置的子信道。可以调整将从一个或多个特定子集中选择的子信道的数字以考虑打孔或截短，以避免选择与待打孔或截短的比特位置相对应的子信道。关于子信道选择，例如，可以通过识别所述信息子信道或确定冻结子信道并指定或选择剩余子信道作为信息子信道来选择子信道作为信息子信道。确定信息子信道和确定冻结子信道是等效的。本文中所公开的实施例可以用于各种目的，例如选择具有最高可靠性的k个子信道的集合(例如，用于信息比特)或具有最低可靠性的n-k个子信道的集合(例如，用于冻结比特)。或者，可以在n个子信道中排序和/或选择感兴趣的特定的子信道集合(例如，辅助比特的子信道)。此外，也可以选择或转而选择其它类型比特的位置或子信道。例如，如果使用crc比特的数目n0，则选择的位置或子信道的总数目可足以容纳信息比特和crc比特。在一些表达法中，这可以表示为k，包括n0个位置或子信道(即，k包括信息比特或子信道和待编码的其它比特或适用于诸如crc比特、pc比特和/或其它类型比特的其它子信道)。其它表达法可以用k+n0表示位置或子信道的数目。本文中主要使用所述前一种表达法，意在包含可包括信息位置或子信道以及可能其它类型位置或子信道的位置或子信道的选择。另一示例是，如果使用pc极化编码，则可以针对pc比特的完整集合或子集选择辅助位置或子信道以及信息位置或子信道。pc比特、crc比特、辅助比特和/或待编码的其它类型比特的位置或子信道可以与信息比特一起确定。在一些实施例中，应用其它算法或技术来区分不同类型的选定位置或子信道，例如，以区分信息位置或子信道与辅助位置或子信道。应当理解的是，可以按上文详尽描述的示例中的可靠性的升序或可靠性的降序对节点、比特或比特位置或者子信道进行排序和/或选择。此外，还应当理解的是，可以考虑有序子信道序列和/或交织序列的不同部分，具体取决于比特或所考虑子信道的类型(例如，信息子信道或冻结子信道)。图13a是其它实施例提供的示例性编码方法的流程图。所述示例性方法1300涉及在1302确定有序数字序列。所述有序数字序列基于指定由代码定义并对n个输入比特位置上的输入比特具有相关可靠性的n个子信道的顺序的有序子信道序列来确定。在1302确定的所述有序数字序列将所述有序子信道序列表示为数目不足n个的序列。所述有序数字序列中的所述数字指示所述子信道，通过表示例如按由所述有序子信道序列指定的所述顺序显示的所述n个子信道的不同子集中的所述子信道的数字。可以在1302确定一个或多个有序数字序列。在1304，将所述(或每个)有序数字序列存储在存储器中，例如用于选择承载待编码比特的所述n个子信道中的k个子信道。在1302确定有序数字序列后，可以基于诸如k之类的一个或多个编码参数使用所述有序数字序列来选择子信道。在1306确定k可能涉及例如从存储器读取k或根据码率r和码块长度n计算k。可以在1306读取、计算、配置、接收或以其它方式获取k。在1308，基于有序数字序列，选择所述n个子信道中的k个子信道来承载所述待编码比特。如上所述，所述有序数字序列包括表示指定所述n个子信道的顺序的有序子信道序列的不足n个的数字，所述有序数字序列中的所述数字表示按由所述有序子信道序列指定的所述顺序显示的所述n个子信道的不同子集中的所述子信道的数字或以其它方式指示所述子信道。所述方法1300是选择所述k个最可靠子信道的示例性方法。在其它实施例中，可能不一定选择所述最可靠子信道。在1308选择所述k个子信道的一段时间后，在1310对待编码到所述k个选定子信道上的输入比特进行编码，以生成码字。然后，在1312发送所述码字。图13b是另一实施例提供的示例性编码方法的流程图。如图13a中示出的示例性方法1300，所述示例性方法1320涉及在1302确定一个或多个有序数字序列，在1304存储所述序列。代替确定k，所述方法1320涉及在1326确定(n-k)。这示出了不仅可以使用有序数字序列来选择承载例如信息比特的信息子信道，还可以或转而选择诸如不用于编码信息的冻结子信道之类的子信道。例如，在1326确定(n-k)可以涉及从存储器读取n和k或(n-k)和/或计算(n-k)。可以在1326配置、接收或以其它方式获取(n-k)。在1328，基于有序数字序列选择所述n个子信道中的(n-k)个子信道，在示出的示例中选择最不可靠子信道。在1330编码涉及在本实施例中将输入比特编码到剩余k个未选定子信道。在1332发送通过在1330编码生成的码字。图13a和图13b中的示例性方法旨在用于说明性目的。其它实施例可能涉及以各种方式执行示出的操作，执行更少或附加操作和/或改变执行操作的顺序。根据本发明，其它变化对技术人员可能是或变得显而易见。例如，在实施例中，可以单独或以各种组合提供以下任意一项或多项：例如，在1302的所述确定涉及基于n的多个值中每个值的有序子信道序列确定有序数字序列；例如，在1304的所述存储涉及存储每个所述有序数字序列和仅存储n的最小值的所述有序子信道序列；所述有序子信道序列中指定的所述n个子信道的所述顺序是根据基于函数的度量的顺序-所述顺序可以是所述度量的升序或降序；所述函数包括以下一项或多项：传输模型相关函数、pw函数、ga函数和de函数；所述n个子信道包括对应于待打孔或截短的比特位置的子信道；在1308的所述选择涉及选择对应于未打孔/未截短比特位置的k个子信道-在1328的所述选择可以涉及选择对应于所述待打孔或截短比特位置的子信道；所述选择涉及使用所述有序数字序列和指定不同子集中所述子信道的顺序的有序子信道序列从所述不同子集中的所述子信道中在1308选择所述k个子信道(或在1328选择所述(n-k)个子信道)；所述选择涉及使用所述有序数字序列、另一有序数字序列(所述另一有序数字序列表示指定来自所述不同子集的所述子信道的较小子集中的子信道的顺序的另一有序子信道序列)和较小有序子信道序列(所述较小有序子信道序列指定所述较小子集中的所述子信道的顺序)从所述较小子集中的所述子信道中在1308选择所述k个子信道(或在1328选择所述(n-k)个子信道)；所述选择还涉及使用一个或多个附加有序数字序列，每个所述附加有序数字序列表示长度在n与所述另一子信道序列的长度之间的相应附加有序子信道序列；所述选择还涉及使用所述一个或多个附加有序数字序列中最短的有序数字序列和指定不同子集中的所述子信道的顺序的有序子信道序列，从所述不同子集中的所述子信道中在1308选择所述k个子信道(或在1328选择所述(n-k)个子信道)，其中所述不同子集中的最短的有序数字序列指定子信道的数目；所述选择涉及将所述子集分解为基本子集，每个所述基本子集包括预定数目的所述子信道；所述分解涉及迭代地将所述n个子信道分离成较小子集，直至每个所述较小子集中的子信道的数目达到子信道的所述预定数目；所述选择涉及：对于所述分离的每个迭代，基于有序数字序列，确定待从所述子信道的子集中选择的子信道的数目；在所述分离的最后一次迭代之后，基于所述预定数目的所述子信道的有序子信道序列，从所述基本子集中选择所述确定数目的子信道；对于每次迭代，所述确定包括：从选择的有序数字序列的一端(例如，开始数目可以是所述有序数字序列中的第一个数目或所述有序数字序列中的最后一个数目，具体取决于所述有序数字序列是否与可靠性的升序或降序和/或子信道类型(例如，信息/辅助子信道或冻结子信道相关))开始，基于子信道的目标数目和一个或多个所述数目，确定所述子集的所述子信道的所述数目；基于有序数字序列中的所述一个或多个数目的位置，确定每次迭代的子信道的数目；所述一个或多个数目可以是有序数字序列的所述一端的所述数目，在所述一端，所述数目大于或等于所述目标数目，或者可以是来自所述一端的多个顺序数目，在所述一端，所述数目小于所述目标数目；所述有序子信道序列指定的所述顺序与所述n个子信道的偏序不冲突；k是待编码信息比特位置的数目；n-k是冻结比特位置的数目；所述方法包括将所述待编码比特编码到所述k个选定的子信道(或所述剩余k个未选定子信道，条件是选择了(n-k)个子信道，如图13b所示)以生成码字；所述方法包括发送所述码字。图11b至图11e和图12示出了有序数字序列的不同应用。图13a和图13b中的示例性方法1300、1320涉及确定有序数字序列和使用有序数字序列来选择子信道。有序数字序列还可以或转而用于根据较短有序子信道序列来构建较长有序子信道序列。可以从所述较长有序子信道序列选择k个最可靠子信道或(n-k)个最不可靠子信道。图13c是又一实施例提供的此类编码方法的示例的流程图。所述示例性方法1340涉及在1342确定子信道的有序序列。所述子信道由代码定义并对输入比特位置上的输入比特具有相关可靠性。在1342确定所述有序子信道序列是基于有序数字序列，所述有序数字序列将所述有序子信道序列表示为数字序列，所述数字序列指示所述有序子信道序列中显示的所述子信道的子集中的子信道。此外，所述有序子信道序列还可以基于较短有序子信道序列在1342确定，所述较短有序子信道序列短于所述有序子信道序列，指定所述子信道的所述子集中的子信道的顺序。在1344存储所述确定的有序子信道序列。在1346确定一个或多个编码参数，所述一个或多个编码参数可以包括k或(n-k)个编码参数，具体取决于待选择子信道的类型。上文描述了确定k或(n-k)可能涉及的操作的示例。在1348，从所述n个子信道中选择k个最可靠子信道或(n-k)个最不可靠子信道。在1348选择子信道是基于将由所述代码定义的所述子信道的有序子信道序列表示为数字序列，所述数字序列指示所述有序子信道序列中显示的所述子信道的子集中的子信道。此外，在1348选择子信道还可以基于长度小于n且指定所述子信道的所述子集中的子信道的顺序的较短有序子信道序列。在1350进行所述编码涉及将输入比特编码到所述k个选定子信道或所述剩余k个未选定子信道上，条件是在1348选择了(n-k)个子信道。在1352发送通过在1350进行所述编码生成的码字。所述示例性方法1340旨在用于说明性目的。其它实施例可能涉及以各种方式执行示出的操作，执行更少或附加操作和/或改变执行操作的顺序。根据本发明，其它变化对技术人员可能是或变得显而易见。例如，在实施例中，可以单独或以各种组合提供以下任意一项或多项：所述数字序列指示所述有序子信道序列中显示的所述子信道的所述子集中所述子信道的数字，如图11b和图11c中所示；所述数字序列指示所述有序子信道序列中显示的所述子信道的所述子集中所述子信道的位置；所述数字序列指示所述子信道的所述子集，如图11e中所示；所述数字序列在与所述子信道的相应子集相关联的数字之间交替，如图11b和图11c中所示；所述数字序列仅在与所述子信道的所述子集的任意两个子集相关联的数字之间转换一次，如上所述，也仅交替一次；在1342进行所述确定还基于一个或多个附加有序数字序列；例如，在1348进行所述选择还基于一个或多个附加有序数字序列；所述一个或多个附加有序数字序列包括附加有序数字序列，所述附加有序数字序列包括数字序列，所述数字序列指示小于所述子信道的所述子集的所述子信道的附加子集中的子信道-在一些实施例中，附加有序数字序列将指定所述子信道的所述子集中的子信道的顺序的较短有序子信道序列表示为数字序列，所述数字序列指示所述较短有序子信道序列中显示的所述子信道的所述附加子集中的子信道；所述一个或多个附加有序数字序列包括多个附加有序数字序列，所述多个附加有序数字序列分别包括指示所述子信道的不同大小子集中的子信道的数字-在一些实施例中，附加有序数字序列分别将不同长度的有序子信道序列表示为数字序列，所述数字序列指示所述不同长度的有序子信道序列中显示的所述子信道的不同大小的子集中的子信道；所述数字序列指示所述有序子信道序列中显示的所述子信道的所述子集中的所述子信道的数字，所述一个或多个附加有序数字序列包括指示与所述数字序列中的每个数字相关联的所述子集的附加有序数字序列，如图11d中所示；确定有序子信道序列涉及动态地确定所述有序子信道序列，以根据需要选择承载所述待编码比特的子信道；一种方法，可以包括：基于所述有序子信道序列，选择承载所述待编码比特的所述子信道，如通过1348处的示例所示；所述选择涉及根据需要动态地选择承载所述待编码比特的所述子信道(k个子信道或(n-k)个子信道，如1348处所示)；一种方法，可以包括：将所述待编码比特编码到所述选定的子信道上，以生成一个或多个码字，如通过1350处的示例所示；一种方法，可以包括：发送所述一个或多个码字，如通过1352处的示例所示。例如，与上述结合图13a和图13b列出的特征类似的特征还可以或转而结合与图13c一致的方法实现。例如，与本文中所公开的分解类似的迭代技术可以用于通过使用多个有序数字序列来迭代地构建越来越长的序列，如图11b至图11e所示。尽管图13a至图13c示出了将在编码器/发送器处执行的示例性操作1310、1312；1330、1332；1350、1352，但其它实施例可以在接收器/解码器处实现。据图13a至图13c所示和/或本文以其它方式公开的方法，基于由解码器或耦合到所述解码器的子信道选择器选择的子信道，可以在接收器处接收并解码基于码字的字。在另一实施例中，非瞬时性处理器可读介质存储指令，所述指令在由一个或多个处理器执行时使所述一个或多个处理器执行本文中所公开的方法。图14是用于编码和发送码字的装置的框图。所述装置1400包括耦合至发送器1406的编码器1404。所述装置1400还包括耦合至所述编码器1404的子信道处理模块1410。在所述示出的实施例中，所述装置1400还包括天线1408，耦合至所述发送器1406，用于通过无线信道发送信号。在一些实施例中，所述发送器1406包括调制器、放大器和/或rf发送链的其它组件。图14中还示出了存储器1412，耦合至所述编码器1404、所述子信道处理模块1410和所述发送器1406。所述编码器1404在诸如处理器的电路中实现，用于编码如本文中所公开的输入1402处的输入比特。在所述编码器1404的基于处理器的实现方式中，用于配置处理器以执行编码操作的处理器可执行指令存储在非瞬时性处理器可读介质中。在所述存储器1412中，所述非瞬时性介质可以包括例如一个或多个固态存储器设备和/或具有可移动和可能可移动存储介质的存储器设备。所述子信道处理模块1410在电路中实现，用于确定(并存储到所述存储器1412)有序数字序列或有序子信道序列，如本文中所公开的一样。所述子信道处理模块1410还可以用于确定或转而确定编码参数，例如k或(n-k)以及选择如本文中所公开的子信道。在一些实施例中，所述子信道处理模块1410使用处理器实现。所述相同的处理器或其它电路或单独的处理器或电路可以用于实现所述编码器1404和所述子信道处理模块1410。如上所述，对于所述编码器1404而言，在所述子信道处理模块1410的基于处理器的实现方式中，用于配置处理器以执行编码操作的处理器可执行指令存储在非瞬时性处理器可读介质中，例如所述介质位于所述存储器1412中。所述编码器1404用于将待编码的输入比特编码到由代码定义并对n个输入比特位置上的输入比特具有相关可靠性的n个子信道中的数目k个子信道上。表示有序子信道序列、有序数字序列和/或所述选定的子信道的信息可以由所述子信道处理模块1410提供给所述编码器1404用于编码输入比特，和/或由所述子信道处理模块1410存储在所述存储器1412中以供所述编码器随后使用。所述装置1400可以实现本文中所公开的任何其它特征。例如，所述编码器1404、所述发送器1406和/或所述子信道处理模块1410可以用于实现上文结合图13a至图13c列出的任何一项或多项特征。在一些可替代实施例中，本文中所述的编码器1404、发送器1406和/或子信道处理模块1410的功能可以在软件或模块中完全或部分实现，例如在存储在诸如1412的存储器中并由所述装置1400的一个或多个处理器执行的编码和发送模块中实现。图15是用于接收和解码码字的示例性装置的框图。所述装置1500包括接收器1504，所述接收器1504耦合至天线1502，用于从无线信道接收信号，并且耦合至解码器1506。所述装置1500还包括耦合至所述解码器1506的子信道处理模块1510。同样在图15中示出的存储器1512耦合至所述解码器1506、所述子信道处理模块1510和所述接收器1504。在1520输出解码后的比特。在一些实施例中，所述接收器1504包括解调器、放大器和/或rf接收链的其它组件。所述接收器1504经由所述天线1502接收基于极化码的码字的字。在1515处输出解码后的比特，以实现接收器进一步处理。在一些实施例中，所述装置1500和类似地上述图14中示出的装置1400包括1412、1512处的非瞬时性计算机可读介质，所述非瞬时性计算机可读介质包括供处理器执行以实现和/或控制图14中示出的所述编码器1404和所述子信道处理模块1410的操作的指令，实现和/或控制图15中示出的所述解码器1506和所述子信道处理模块1510的操作的指令，和/或以其它方式控制本文中所述的方法的执行的指令。在一些实施例中，所述处理器可以是通用计算机硬件平台的组件。在其它实施例中，所述处理器可以是专用硬件平台的组件。例如，所述处理器可以是嵌入式处理器，并且所述指令可以作为固件提供。一些实施例可以仅通过使用硬件来实现。在一些实施例中，供处理器执行的指令可以以软件产品的形式体现。所述软件产品可以存储在非易失性或非瞬时性存储介质中，所述存储介质可以是1412、1512处的只读光盘(compactdiscread-onlymemory，简称cd-rom)、通用串行总线(universalserialbus，简称usb)闪存盘或可移动硬盘。所述解码器1506在电路中实现，用于解码接收的码字。所述子信道处理模块1510在电路中实现，用于确定(并存储到所述存储器1512)有序数字序列或有序子信道序列，如本文中所公开的一样。所述子信道处理模块1510还可以用于确定或转而确定编码参数，例如k或(n-k)以及选择如本文中所公开的子信道。表示有序子信道序列、有序数字序列和/或所述选定的子信道的信息可以由所述子信道处理模块1510提供给所述解码器1506用于解码接收的字，和/或由所述子信道处理模块1510存储在所述存储器1512中以供所述解码器随后使用。在一些可替代实施例中，本文中所述的接收器1504、解码器1506和/或子信道处理模块1510的功能可以在软件或模块中完全或部分实现，例如在存储在存储器1512中并由所述装置1500的一个或多个处理器执行的接收和解码模块中实现。所述装置1500可以实现本文中所公开的任何其它特征。例如，所述解码器1506、所述接收器1504和/或所述子信道处理模块1510可以用于实现上文结合图13a至图13c列出的任何一项或多项特征，或与上述编码/发送特征相对应的任何一项或多项接收/解码特征。图16是用于编码和发送码字的装置的框图。所述装置1600包括编码器模块1604，所述编码器模块1604耦合至发送器模块1606。所述装置1600还包括耦合至所述编码器模块1604的代码处理模块1610和后编码处理模块1614。所述后编码处理模块1614也耦合至所述编码器模块1604和所述发送器模块1606。同样在图16中示出的存储器1612耦合至所述编码器模块1604、所述代码处理模块1610、所述后编码处理模块1614和所述发送器模块1606。虽然未示出，但所述发送器模块1606可以包括调制器、放大器、天线和/或发送链的其它模块或组件，或者可以用于连接单独的(射频(radio-frequency，简称rf))传输模块。例如，所述装置1600的所有模块1604、1606、1610、1612和1614中的某些模块可以在硬件或电路中实现(例如，在一个或多个芯片组、微处理器、专用集成电路(application-specificintegratedcircuit，简称asic)、现场可编程门阵列(field-programmablegatearray，简称fpga)、专用逻辑电路或其组合中)，以便生成如本文中所述的码字以供单独的(rf)单元传输。在一些实施例中，所述存储器1612是1612处的非瞬时性计算机可读介质，所述非瞬时性计算机可读介质包括供处理器执行以实现和/或控制所述代码处理模块1610、所述编码器模块1604、所述后编码处理模块1614和所述发送器模块1606的操作的指令，和/或以其它方式控制本文中所述的功能和/或实施例的执行的指令。在一些实施例中，所述处理器可以是通用计算机硬件平台的组件。在其它实施例中，所述处理器可以是专用硬件平台的组件。例如，所述处理器可以是嵌入式处理器，并且所述指令可以作为固件提供。一些实施例可以仅通过使用硬件来实现。在一些实施例中，供处理器执行的指令可以以软件产品的形式体现。所述软件产品可以存储在非易失性或非瞬时性存储介质中，所述存储介质可以是1612处的只读光盘(compactdiscread-onlymemory，简称cd-rom)、通用串行总线(universalserialbus，简称usb)闪存盘或可移动硬盘。在一些实施例中，所述编码器模块1604在诸如处理器的电路中实现，用于编码如本文中所公开的1602处的输入比特。在所述编码器模块1604的基于处理器的实现方式中，用于配置处理器以执行编码操作的处理器可执行指令存储在非瞬时性处理器可读介质中。在所述存储器1612中，所述非瞬时性介质可以包括例如一个或多个固态存储器设备和/或具有可移动和可能可移动存储介质的存储器设备。所述代码处理模块1610可以在电路中实现，用于确定诸如母码块长度的编码参数，还用于确定如本文中所公开的有序子信道序列。在一些实施例中，所述代码处理模块1610使用处理器实现。所述相同的处理器或其它电路或单独的处理器或电路可以用于实现所述编码器模块1604和所述代码处理模块1610。如上所述，对于所述编码器模块1604而言，在所述代码处理模块1610的基于处理器的实现方式中，用于配置处理器以执行代码处理操作的处理器可执行指令存储在非瞬时性处理器可读介质中，例如所述介质位于所述存储器1612中。与所述编码器模块1604和所述代码处理模块1610一样，所述后编码处理模块1614在诸如处理器的电路中实现，用于执行各种后编码操作。这些后编码操作可以包括速率匹配操作，例如打孔、截短和/或交织。在所述后编码处理模块1614的基于处理器的实现方式中，用于配置处理器以执行后编码操作的处理器可执行指令存储在非瞬时性处理器可读介质中，所述介质的示例在上文中进行了描述。在一实施例中，所述后编码处理模块1614从要在传输前对码字采用的打孔或截短方案中推导出打孔或截短方案。指示受后编码操作影响的比特位置和/或子信道的信息，或可从其确定此类比特位置或子信道的信息，可以反馈到所述代码处理模块1610，存储到所述存储器1612，或由所述后编码处理模块1614以其它方式提供给所述代码处理模块1610。在所述代码处理模块1610的一些实施例中，所述编码参数和/或所述有序子信道序列可以基于来自所述后编码处理模块1614的信息来确定。例如，所述有序子信道序列可以基于由所述后编码处理模块1614确定的速率匹配方案来确定。相反，在其它一些实施例中，所述后编码处理模块1614可以基于由所述代码处理模块1610确定的所述编码参数和/或所述有序子信道序列来确定速率匹配方案。在另一些其它实施例中，联合执行和优化在所述代码处理模块1610和后编码处理模块1614中作出的确定。所述装置1600可以实现本文中所公开的任何其它特征。例如，所述编码器模块1604、所述发送器模块1606、所述代码处理模块1610和/或所述后编码处理模块1614都可以用于实现在本文中所列出的或以其它方式描述的任何一项或多项特征。在一些可替代实施例中，本文中所述的编码器模块1604、发送器模块1606、代码处理模块1610和/或后编码处理模块1614的功能可以在硬件或软件中完全或部分实现，例如在存储在诸如1612的存储器中并由所述装置1600的一个或多个处理器执行的模块中实现。因此，一种装置可以包括处理器和耦合至所述处理器的诸如1612的存储器，用于存储满足以下条件的指令，即当所述指令由所述处理器执行时，使得所述处理器执行关于上述编码器模块1604、发送器模块1606、代码处理模块1610和/或后编码模块1614的上述功能和/或实施例。图17是用于接收和解码码字的示例性装置的框图。所述装置1700包括接收器模块1704，所述接收器模块1704用于接收以无线方式发送的信号，并且耦合至解码器模块1706。所述装置1700还包括耦合至所述解码器模块1706的代码处理模块1710和预解码处理模块1714。所述预解码处理模块1714也耦合至所述解码器模块1706和所述接收器模块1704。同样在图17中示出的存储器1712耦合至所述解码器模块1706、所述代码处理模块1710、所述接收器模块1704和所述预解码处理模块1714。虽然未示出，但所述接收器模块1704可以包括天线、解调器、放大器和/或接收链的其它模块或组件，或者可以用于连接单独的射频(radio-frequency，简称rf)接收模块。例如，所述装置1700的所有模块1704、1706、1710、1712和1714中的某些模块可以在硬件或电路中实现(例如，在一个或多个芯片组、微处理器、asic、fpga、专用逻辑电路或其组合中)，以便接收基于如本文中所述的极化码的码字的字。在1720处输出解码后的比特，以实现接收器进一步处理。在一些实施例中，所述存储器1712是非瞬时性计算机可读介质，所述非瞬时性计算机可读介质包括供处理器执行以实现和/或控制图17中示出的所述接收器模块1704、所述解码器模块1706、所述代码处理模块1710和所述预解码处理模块1714的操作的指令，和/或以其它方式控制本文中所述的功能和/或实施例的执行的指令。在一些实施例中，所述处理器可以是通用计算机硬件平台的组件。在其它实施例中，所述处理器可以是专用硬件平台的组件。例如，所述处理器可以是嵌入式处理器，并且所述指令可以作为固件提供。一些实施例可以仅通过使用硬件来实现。在一些实施例中，供处理器执行的指令可以以软件产品的形式体现。所述软件产品可以存储在非易失性或非瞬时性存储介质中，所述存储介质可以是1712处的cd-rom、usb闪存盘或可移动硬盘。所述解码器模块1706在诸如处理器的电路中实现，用于解码如本文中所公开的接收的码字。在所述解码器模块1706的基于处理器的实现方式中，用于配置处理器以执行解码操作的处理器可执行指令存储在非瞬时性处理器可读介质中。在所述存储器1712中，所述非瞬时性介质可以包括例如一个或多个固态存储器设备和/或具有可移动和可能可移动存储介质的存储器设备。所述代码处理模块1710在电路中实现，用于确定(并存储到所述存储器1712)有序子信道序列，如本文中所公开的一样。在所述代码处理模块1710的基于处理器的实现方式中，用于配置处理器以执行代码处理操作的处理器可执行指令存储在非瞬时性处理器可读介质中，所述介质的示例在上文中进行了描述。表示有序子信道序列和/或所述选定的子信道的信息可以由所述代码处理模块1710提供给所述解码器模块1706用于解码接收的字，和/或由所述代码处理模块1710存储在所述存储器1712中以供所述解码器模块1706随后使用。与所述解码器模块1706和所述代码处理模块1710一样，所述预解码处理模块1714在诸如处理器的电路中实现，用于执行预解码操作。这些操作可以包括接收器/解码器侧速率匹配操作，也称为去速率匹配操作，如去打孔和/或去截短以反转例如在编码器/发送器侧应用的打孔/截短。在所述预解码处理模块1714的基于处理器的实现方式中，用于配置处理器以执行预解码处理操作的处理器可执行指令存储在非瞬时性处理器可读介质中，所述介质的示例在上文中进行了描述。在一实施例中，所述预解码处理模块1714从要对接收的码字采用的打孔或截短方案中推导出打孔或截短方案。指示受预解码处理影响的比特位置和/或子信道的信息，或可从其确定此类比特位置或子信道的信息，可以反馈到所述代码处理模块1710，存储到所述存储器1712，或由所述预解码处理模块1714以其它方式提供给所述代码处理模块1710。在所述代码处理模块1710的一些实施例中，所述有序子信道序列可以基于来自所述预解码处理模块1714的信息来确定。例如，所述有序子信道序列可以基于由所述预解码处理模块1714确定的速率匹配方案来确定。相反，在其它一些实施例中，所述预解码处理模块1714可以基于由所述编码处理模块1710确定的所述编码参数和/或所述有序子信道序列来确定速率匹配方案。在另一些其它实施例中，联合执行和优化在所述代码处理模块1710和预解码处理模块1714中作出的确定。在一些可替代实施例中，本文中所述的接收器模块1704、解码器模块1706、代码处理模块1710和/或预解码处理模块1714的功能可以在软件或模块中完全或部分实现，例如在存储在存储器1712中并由所述装置1700的一个或多个处理器执行的接收和解码模块中实现。因此，一种装置可以包括处理器和耦合至所述处理器的诸如1712的存储器，用于存储满足以下条件的指令，即当所述指令由所述处理器执行时，使得所述处理器执行本文中所公开的功能和/或实施例，或者接收/解码操作，所述接收/解码操作对应于本文中所公开的发送/编码操作。所述装置1700可以实现本文中所公开的任何其它特征。例如，所述解码器模块1706、所述接收器模块1704、所述代码处理模块1710和/或所述预解码处理模块1714都可以用于实现与上述编码/发送特征相对应的任何一项或多项接收/解码特征。通信设备可以包括诸如所述示例性装置1400或1600的装置、诸如示例性装置1500或1700的装置或发送器和接收器以及编码器和解码器。此类通信设备可以是用户设备或通信网络设备。图14至图17是可用于实施本文中所公开的实施例的装置的广义框图。图18是示例性处理系统1800的框图，提供更高级别的实现示例。所述装置1400、所述装置1500、所述装置1600和所述装置1700中的任何一个或多个可以使用所述示例性处理系统1800或所述处理系统1800的变体实现。例如，所述处理系统1800可以是服务器或移动设备，或任何合适的处理系统。适用于实现本发明中所描述的实施例的其它处理系统可以使用，可以包括不同于下文论述的组件的组件。尽管图18示出了每个组件的单个实例，但是在所述处理系统1800中，每个组件可能有多个实例。所述处理系统1800可以包括一个或多个处理设备1805，例如处理器、微处理器、专用集成电路(application-specificintegratedcircuit，简称asic)、现场可编程门阵列(field-programmablegatearray，简称fpga)、专用逻辑电路或其组合。所述处理系统1800还可包括一个或多个输入/输出(input/output，简称i/o)接口1810，可以启用与一个或多个合适的输入设备1835和/或输出设备1840进行连接。所述处理系统1800可以包括一个或多个网络接口1815，用于与网络(例如，内联网、因特网、p2p网络、wan和/或lan)或其它节点进行有线或无线通信。所述网络接口1815可以包括用于网络内和/或网络间通信的有线链路(例如，以太网线)和/或无线链路(例如，一根或多根天线)。例如，经由一个或多个发送器或发送天线以及一个或多个接收器或接收天线，所述网络接口1815可以提供无线通信。在该示例中，示出了一根单一天线1845，可以同时用作发送器和接收器。然而，在其它示例中，可能有单独的天线用于发送和接收。所述处理系统1800还可以包括一个或多个存储单元1820，可以包括大容量存储单元，例如固态硬盘、硬盘驱动器、磁盘驱动器和/或光盘驱动器。所述处理系统1800可以包括一个或多个存储器1825，可以包括易失性或非易失性存储器(例如，闪存、随机存取存储器(randomaccessmemory，简称ram)和/或只读存储器(read-onlymemory，简称rom))。所述非瞬时性存储器1825可以存储供所述处理设备1805执行的指令，诸如执行本发明中所描述的示例。所述存储器1825可以包括其它软件指令，例如用于实现操作系统和其它应用/功能的软件指令。在一些示例中，一个或多个数据集和/或模块可以由外部存储器(例如，与所述处理系统1800进行有线或无线通信的外部驱动器)提供，或可以由瞬时性或非瞬时性计算机可读介质提供。非瞬时性计算机可读介质的示例包括ram、rom、可擦除可编程rom(erasableprogrammablerom，简称eprom)、电可擦除可编程rom(electricallyerasableprogrammablerom，简称eeprom)、闪存、cd-rom或其它便携式存储器。可能存在总线1830，提供所述处理系统1800的组件之间的通信。所述总线1830可以是任何合适的总线架构，例如，包括内存总线、外设总线或视频总线。在图18中，输入设备1835(例如，键盘、鼠标、麦克风、触摸屏和/或小键盘)和输出设备1840(例如，显示器、扬声器和/或打印机)显示为所述处理系统1800的外部设备。在其它示例中，可以包括所述输入设备1835和/或输出设备1840中的一个或多个作为所述处理系统1800的组件。图19是其中可以实现本发明实施例的示例性通信系统的框图。图19中的示例性通信系统1900包括接入网1902和核心网1904。所述接入网1902包括通过网络通信链路1932、1934、1936进行通信的网络设备1910、1912、1914以及在所示示例中通过接入通信链路1938、1939与网络设备1914进行通信的用户设备1922、1924。所述接入网1902通过另一网络通信链路1940与所述核心网1904进行通信。与所述接入网1902类似，所述核心网1904可以包括与所述接入网1902中的所述网络设备1910、1912、1914的一个或多个装置进行通信的网络设备。然而，在具有接入网1902和核心网1904的通信系统中，所述核心网本身可能不会直接向用户设备提供通信服务。所述通信系统1900仅作为一说明性示例。例如，接入网1902可以包括网络设备的三个以上或以下装置，这些装置之间可能会或不会直接进行通信，如图所示。此外，所述接入网1902中网络设备的多个装置可以向用户设备提供通信服务。可能多个接入网络1902耦合至核心网1904。此外，还应当理解的是，本发明不以任何方式限于具有接入网/核心网结构的通信系统。考虑到所述接入网1902，各种实现方式中的任何一种都是可能的。网络设备1910、1912、1914和此类网络设备为其提供通信服务的用户设备1922、1924的精确结构与实现方式相关。图14至图18中的装置1400、1500、1600、1700、1800是可以在用户设备1922、1924和/或网络设备1910、1912、1914上实现的通信设备的示例。向所述用户设备1922、1924提供通信服务的所述网络设备1914至少包括物理接口和通信电路，以支持通过接入链路1938、1939与所述用户设备进行接入侧通信。例如，所述接入侧物理接口可以是天线或天线阵列的形式，其中所述接入通信链路1938、1939是无线链路。在有线接入通信链路1938、1939的情况下，接入侧物理接口可以是与有线通信介质的端口或连接器。例如，可以在所述网络设备1914处提供多个接入侧接口，以支持相同类型或不同类型的多个接入通信链路1938、1939。耦合至所述接入侧物理接口或所述接入网设备1914的接口的通信电路的类型取决于所述接入通信链路1938、1939的类型以及用于与所述用户设备1922、1924进行通信的一个或多个通信协议。所述网络设备1910、1912、1914还包括网络侧物理接口，或可能包括多个网络侧物理接口，以及通信电路，以便能够与所述接入网1902中的其它网络设备进行通信。网络设备1910、1912、1914的一些装置至少还包括一个或多个网络侧物理接口和通信电路，以便能够通过所述通信链路1940与核心网设备进行通信。网络设备1910、1912、1914与所述核心网1904之间可能存在多条通信链路。所述接入网1902中的网络侧通信链路1932、1934、1936和通往所述核心网1904的所述通信链路1940可以是相同类型的通信链路。在这种情况下，相同类型的物理接口和所述网络设备1910、1912、1914上的相同通信电路可以支持所述接入网1902内的接入网设备之间以及所述接入网1902和所述核心网1904之间的通信。相反，可以在所述网络设备1910、1912、1914上提供不同的物理接口和通信电路，以便在所述接入网1902内以及所述接入网1902与所述核心网1904之间进行通信。所述核心网1904中的网络设备在结构上可与所述网络设备1910、1912、1914类似。但是，如上所述，所述核心网1904中的网络设备可能不会直接向用户设备提供通信服务，因此可能不包括接入通信链路或相关联接入侧通信电路的接入侧物理接口。所述核心网1904中的网络设备上的物理接口和通信电路可以支持与所述接入网1902中相同类型的一个或多个网络通信链路和/或不同类型的一个或多个网络通信链路。正如网络设备1910、1912、1914和所述核心网1904中的网络设备上的物理接口的精确结构与实现方式相关一样，所述相关联的通信电路也与实现方式相关。一般来说，硬件、固件、执行软件的组件或它们的某些组合可以用于实现此类通信电路。上文提供了可能适合实现通信电路的电子设备的示例。用户设备1922、1924的每个装置包括与所述网络设备1914上的接入侧物理接口和通信电路兼容的物理接口和通信电路，以使所述用户设备能够与所述网络设备进行通信。可以在所述用户设备1922、1924上提供相同类型或不同类型的多个物理接口。所述用户设备1922、1924还可以包括诸如输入/输出设备之类的组件，通过这些组件确保用户可以使用所述用户设备的功能。例如，在智能手机等无线通信设备的情况下，这些功能不仅可以包括通信功能，还可以包括不需要涉及通信的其它本地功能。不同类型的用户设备1922、1924，例如不同的智能手机，可以由所述相同的网络设备1914提供服务。所述通信链路1932、1934、1936、1938、1939、1940以及所述核心网1904中的通信链路中的任意一个都可能是或包括无线通信链路。此类通信链路在接入网1902中的使用频率往往高于核心网1904，尽管所述核心网级无线通信链路是可能的。图20示出了可以实现本发明实施例的示例性通信系统2000。通常，所述通信系统100使得多个无线或有线元件传送数据和其它内容。所述通信系统2000的目的可以是通过广播、窄播、用户设备到用户设备等提供内容(语音、数据、视频、文本)。所述通信系统2000可以通过共享带宽等资源进行工作。在该示例中，所述通信系统2000包括电子设备(electronicdevice，简称ed)2010a-2010c、无线接入网(radioaccessnetwork，简称ran)2020a-2020b、核心网2030、公共交换电话网络(publicswitchedtelephonenetwork，简称pstn)2040、因特网2050以及其它网络2060。尽管在图20中示出了某些数量的这些组件或元件，但可以包括任何合理数量的这些组件或元件。所述ed2010a-2010c和所述基站2070a-2070b是通信设备示例，可用于实现本文中描述的部分或全部功能和/或实施例。例如，所述ed2010a-2010c和所述基站2070a-2070b中的任一项都可用于实现上述编码或解码功能(或两者)。在另一示例中，所述ed2010a-2010c和所述基站2070a-2070b中的任一项都可以包括结合图14至图18在上文中描述的装置1400、装置1500、装置1600、装置1700或装置1800中的任何一个或多个装置。所述ed2010a-2010c用于在所述通信系统2000中进行操作和/或通信。例如，所述ed2010a-2010c用于通过无线或有线通信信道来进行发送和/或接收。ed2010a-2010c分别表示用于无线操作的任何合适的终端用户设备且可以包括(或可以称为)诸如用户设备(userequipment，简称ue)、无线发送/接收单元(wirelesstransmit/receiveunit，简称wtru)、移动台、固定或移动用户单元、蜂窝电话、站点(station，简称sta)、机器类通信(machinetypecommunication，简称mtc)设备、个人数字助理(personaldigitalassistant，简称pda)、智能手机、笔记本电脑、电脑、平板电脑、无线传感器或消费类电子设备。在图20中，所述ran2020a-2020b分别包括基站2070a-2070b。每个基站2070a-2070b都用于与所述ed2010a-2010c中的一个或多个进行无线连接，以使得能够访问任何其它基站2070a-2070b、所述核心网2030、所述pstn2040、所述因特网2050和/或所述其它网络2060。例如，所述基站2070a-2070b可以包括(或者是)若干众所周知设备中的一个或多个，例如基站收发信台(basetransceiverstation，简称bts)、基站(node-b，简称nodeb)、演进型基站(evolvednodeb，简称enodeb)、家庭enodeb、gnodeb、传输点(transmissionpoint，简称tp)、站点控制器、接入点(accesspoint，简称ap)或无线路由器。任何ed2010a-2010c都可以替代地或额外地用于连接、访问或与任何其它基站2070a-2070b、所述因特网2050、所述核心网2030、所述pstn2040、所述其它网络2060或前述设备的任何组合进行通信。所述通信系统2000可以包括ran，如ran2020b，其中相应的基站2070b通过所述因特网2050访问所述核心网2030，如图所示。所述ed2010a-2010c和所述基站2070a-2070b是通信设备示例，可用于实现本文中描述的部分或全部功能和/或实施例。在图20示出的实施例中，所述基站2070a构成所述ran2020a的一部分，其中所述ran2020a可以包括其它基站、基站控制器(basestationcontroller，简称bsc)、无线网络控制器(radionetworkcontroller，简称rnc)、中继节点、元件和/或设备。任何基站2070a、2070b都可以是分布在相应ran或其它设备中的单个元件(如图所示)或多个元件。此外，所述基站2070b构成所述ran2020b的一部分，其中所述ran2020b可以包括其它基站、元件和/或设备。所述基站2070a-2070b分别在特定地理范围或区域内发送和/或接收无线信号，其中所述范围或区域有时也称为“小区”或“覆盖区域”。小区可以进一步划分为小区扇区，并且基站2070a-2070b可以例如使用多个收发器来向多个扇区提供服务。在一些实施例中，可能有建立的微微小区或毫微微小区，其中无线接入技术支持此类小区。在一些实施例中，可为每个小区使用多个收发器，例如使用多输入多输出(multiple-inputmultiple-output，简称mimo)技术。附图中示出的ran2020a-2020b的数目仅仅是示例性的。设计所述通信系统2000时可以考虑任何数目的ran。所述基站2070a-2070b通过使用无线通信链路(例如，射频(radiofrequency，简称rf)、微波、红外线(infrared，简称ir)等)在一个或多个空口2090上与所述ed2010a-2010c中的一个或多个进行通信。所述空口2090可以利用任何合适的无线接入技术。例如，所述通信系统2000可以在所述空口2090中实现一种或多种信道接入方法，如码分多址(codedivisionmultipleaccess，简称cdma)、时分多址(timedivisionmultipleaccess，简称tdma)、频分多址(frequencydivisionmultipleaccess，简称fdma)、正交频分多址(orthogonalfdma，简称ofdma)或单载波频分多址(single-carrierfdma，简称sc-fdma)。基站2070a-2070b可以实现通用移动通讯系统(universalmobiletelecommunicationsystem，简称umts)陆地无线接入(terrestrialradioaccess，简称utra)以使用宽带cdma(widebandcdma，简称wcdma)建立空口2090。这样，所述基站2070a-2070b可以实现诸如hspa、hspa+的协议，可选地，包括hsdpa和/或hsupa。或者，基站2070a-2070b可以使用lte、lte-a和/或lte-b建立具有演进型utms陆地无线接入(evolvedutmsterrestrialradioaccess，简称e-utra)的空口2090。预计所述通信系统2000可以使用多信道接入功能，包括如上所述的方案。其它用于实现空口的无线技术包括ieee802.11、802.15、802.16、cdma2000、cdma20001x、cdma2000ev-do、is-2000、is-95、is-856、gsm、edge和geran。当然，可以利用其它多接入方案和无线协议。所述ran2020a-2020b与所述核心网2030进行通信，以向所述ed2010a-2010c提供各种服务，如语音、数据和其它服务。所述ran2020a-2020b和/或所述核心网2030可以与一个或多个其它ran(未示出)进行直接或间接通信，所述ran可以或不可以由核心网2030直接服务，并且可以或不可以使用与ran2020a和/或ran2020b相同的无线接入技术。所述核心网2030也可以充当(i)所述ran2020a-2020b和/或ed2010a-2010c与(ii)其它网络(如所述pstn2040、所述因特网2050和所述其它网络2060)之间的网关接入。此外，部分或全部所述ed2010a-2010c可以包括通过不同无线技术和/或协议在不同无线链路上与不同无线网络通信的功能。通过有线通信信道进行通信而不是进行无线通信(或者除进行无线通信之外)，所述ed2010a-2010c可以与服务提供商或交换机(未示出)，以及所述因特网2050进行通信。所述pstn2040可以包括电路交换电话网，用于提供传统电话业务(plainoldtelephoneservice，简称pots)。因特网2050可以包括计算机网络和/或子网(企业内部网)，并且包含诸如ip、tcp、udp的协议。ed2010a-2010c可以是能够根据多个无线接入技术运行的多模设备，并且包含支持此类技术所必须的多个收发器。图21a和图21b示出了本发明提供的可以执行所述方法和观点的示例性设备。特别地，图21a示出了示例性ed2010，图21b示出了示例性基站2070。这些组件可用于所述通信系统2000或任何其它合适的系统。如图21a所示，所述ed2010包括至少一个处理单元2100。所述处理单元2100执行所述ed2010的各种处理操作。例如，所述处理单元2100可执行信号编码、数据处理、功率控制、输入/输出处理或者使所述ed2010能够在所述通信系统2000中工作的任何其它功能。所述处理单元2100还可用于实现上文更加详尽地描述的部分或全部功能和/或实施例。每个处理单元2100都包括任何用于执行一个或多个操作的合适的处理或计算设备。例如，每个处理单元2100都可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列或专用集成电路。所述ed2010还包括至少一个收发器2102。所述收发器2102用于调制供至少一个天线或网络接口控制器(networkinterfacecontroller，简称nic)2104传输的数据或其它内容。所述收发器2102还用于对所述至少一根天线2104所接收的数据或其它内容进行解调。每个收发器2102包括任何合适的结构，用于生成进行无线或有线传输的信号和/或处理通过无线或有线方式接收的信号。每根天线2104包括用于发送和/或接收无线或有线信号的任何合适的结构。可以在所述ed2010中使用一个或多个收发器2102，并且可以在所述ed2010中使用一根或多根天线2104。虽然示出为单个的功能单元，收发器2102也可以使用至少一个发送器和至少一个单独的接收器来实现。所述ed2010还包括一个或多个输入/输出设备2106或接口(例如通往所述因特网2050的有线接口)。所述输入/输出设备2106允许与网络中的用户或其它设备进行交互。每个输入/输出设备2106包括用于向用户提供信息或从用户接收信息的任何合适的结构，如扬声器、麦克风、小键盘、键盘、显示器或触摸屏，所述结构还用于网络接口通信。此外，所述ed2010包括至少一个存储器2108。所述存储器2108存储由所述ed2010使用、生成或收集的指令和数据。例如，所述存储器2108可以存储用于实现上述部分或全部功能和/或实施例且由所述处理单元2100执行的软件指令或模块。每个存储器2108包括任何合适的易失性和/或非易失性的存储和检索设备。可以使用任何合适类型的存储器，如随机存取存储器(randomaccessmemory，简称ram)、只读存储器(read-onlymemory，简称rom)、硬盘、光盘、用户识别模块(subscriberidentitymodule，简称sim)卡、记忆棒和安全数码(securedigital，简称sd)存储卡等。如图21b所示，所述基站2070包括至少一个处理单元2150、至少一个发送器2152、至少一个接收器2154、一根或多根天线2156、至少一个存储器2158和一个或多个输入/输出设备或接口2166。可以使用收发器(未示出)而不是使用所述发送器2152和接收器2154。调度器2153可以耦合至所述处理单元2150。所述调度器2153可以包含在所述基站2070中或独立于所述基站2070单独操作。所述处理单元2150实现所述基站2070的各种处理操作，如信号编码、数据处理、功率控制、输入/输出处理或者任何其它功能。所述处理单元2150还可用于实现上文更详尽地描述的部分或全部功能和/或实施例。每个处理单元2150都包括任何用于执行一个或多个操作的合适的处理或计算设备。例如，每个处理单元2150都可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列或专用集成电路。每个发送器2152都包括用于生成向一个或多个ed或其它设备无线或有线传输的信号的任何合适的结构。每个接收器2154都包括用于处理从一个或多个ed或其它设备无线或有线接收到的信号的任何合适的结构。虽然示出为单独的组件，但是至少一个发送器2152和至少一个接收器2154可以组成收发器。每根天线2156包括用于发送和/或接收无线或有线信号的任何合适的结构。虽然此处示出公共天线2156同时耦合至所述发送器2152和所述接收器2154，但是一根或多根天线2156可以耦合至所述发送器2152，且一根或多根单独的天线2156可以耦合至所述接收器2154。每个存储器2158包括任何合适的易失性和/或非易失性的存储和检索设备，如关于所述ed2010的上述设备。所述存储器2158存储由所述基站2070使用、生成或收集的指令和数据。例如，所述存储器2158可以存储用于实现上述部分或全部功能和/或实施例且由所述处理单元2150执行的软件指令或模块。每个输入/输出设备2166允许与网络中的用户或其它设备进行交互。每个输入/输出设备2166包括用于向用户提供信息或从用户接收/提供信息的任何合适的结构，包括网络接口通信。图14至图18、图21a和图21b是可以在其中实现实施例的装置的说明性示例。一般来说，装置可以包括诸如1412、1512、1612、1712、1825、2108和2158的存储器和诸如耦合至所述存储器的1410、1510的子信道处理模块，用于基于将有序子信道序列表示为数字序列的有序数字序列，所述数字序列指示所述有序子信道序列中显示的所述子信道的子集中的子信道，确定由代码定义并对输入比特位置上的输入比特具有相关可靠性的子信道的有序序列。此外，所述有序序列确定还可以基于较短有序子信道序列，所述较短有序子信道序列短于所述有序子信道序列，指定所述子信道的所述子集中的子信道的顺序。所述子信道处理模块还可以用于将所述有序子信道序列和所述有序数字序列存储在存储器中，用于选择承载待编码比特的子信道。子信道处理模块或其特征可以在代码处理模块1610、1710中实现，或使用诸如处理设备1805或单元2100、2150的处理器实现。在另一实施例中，装置包括子信道处理模块，用于基于将由代码定义的子信道的有序子信道序列表示为数字序列，所述数字序列指示所述有序子信道序列中显示的所述子信道的子集中的子信道，从由所述代码定义并对输入比特位置上的输入比特具有相关可靠性的所述子信道中选择承载待编码比特的子信道。例如，可以从由所述代码定义的n个子信道中选择数目k个子信道。此外，子信道选择还可以基于长度小于n且指定所述n个子信道的子集中的子信道的顺序的较短有序子信道序列。如上所述，子信道处理模块或其特征可以在代码处理模块1610、1710中实现，或使用诸如处理设备1805或单元2100、2150的处理器实现。装置实施例可以提供其它特征。例如，可以单独或以各种组合提供以下任意一项或多项：所述数字序列指示所述有序子信道序列中显示的所述子信道的所述子集中所述子信道的数字；所述数字序列指示所述有序子信道序列中显示的所述子信道的所述子集中所述子信道的位置；所述数字序列指示所述子信道的所述子集；所述数字序列在与所述子信道的相应子集相关联的数字之间交替；所述数字序列仅在与所述子信道的所述子集的任意两个子集相关联的数字之间转换一次；所述子信道处理模块、代码处理模块或基于处理器的实施例中的处理器用于进一步基于一个或多个附加有序数字序列确定所述有序子信道序列；所述一个或多个附加有序数字序列包括附加有序数字序列，所述附加有序数字序列包括数字序列，所述数字序列指示小于所述子信道的所述子集的所述子信道的附加子集中的子信道-在一些实施例中，附加有序数字序列将短于所述有序子信道序列并指定所述子信道的所述子集中的子信道的顺序的较短有序子信道序列表示为数字序列，所述数字序列指示所述较短有序子信道序列中显示的所述子信道的所述附加子集中的子信道；所述一个或多个附加有序数字序列包括多个附加有序数字序列，所述多个附加有序数字序列分别包括指示所述子信道的不同大小子集中的子信道的数目—在一些实施例中，多个附加有序数字序列分别将不同长度的有序子信道序列表示为数字序列，所述数字序列指示所述不同长度的有序子信道序列中显示的所述子信道的不同大小的子集中的子信道；所述数字序列指示所述有序子信道序列中显示的所述子信道的所述子集中的所述子信道的数目，其中所述一个或多个附加有序数字序列包括指示与所述数字序列中的每个数字相关联的所述子集的附加有序数字序列；所述子信道处理模块、代码处理模块或基于处理器的实施例中的处理器用于动态地确定所述有序子信道序列，以根据需要选择承载所述待编码比特的所述子信道；所述子信道处理模块、代码处理模块、编码器、编码器模块或基于处理器的实施例中的处理器用于根据需要动态地选择承载所述待编码比特的所述子信道；在一些实施例中，所述装置还包括编码器、编码器模块或处理器，耦合至所述子信道处理模块，用于对待编码到所述选定子信道上的所述比特进行编码，以生成码字；所述装置还包括发送器、发送器模块或收发器，耦合至所述编码器、编码器模块或处理器，用于发送所述码字。本文中所公开的各种实施例涉及使用较短有序数字序列指定完整的子信道序列。这会降低有序序列存储的内存空间要求。提供某些实施例的以上描述，以确保本领域任何技术人员能够根据本发明构造或使用装置、方法或处理器可读介质。对于本领域技术人员来说，本文中所述实施例的各种修改可能是显而易见的，并且本文中所述方法和设备的一般原则可以适用于其它实施例。因此，本发明并非旨在限于本文中示出的实施例，而是在最广泛的范围内与本文中所公开的原理和新颖特征一致。例如，尽管实施例主要参考比特进行描述，但其它实施例可以涉及非二进制和/或多比特符号。如果一个子信道可以传输多个比特，那么可以将若干比特组合成定义的字母表中的符号，并且针对每个子信道编码非二进制符号。因此，极化内核不限于二进制内核。符号级(伽罗瓦域)或非二进制内核也考虑在内。与二进制内核相比，非二进制内核的极化程度更高，因此可以优选非二进制内核。然而，对于非二进制内核而言，解码计算复杂度较高，因为解码器将处理的是符号而不是比特。非二进制内核具有二进制内核的特性。此外，非二进制内核可以与二进制内核合并或级联以形成一个极化码。尽管所述arikan的2×2二进制内核在这里用作示例，但所公开的特征可以扩展到其它类型的极化内核。本发明主要参考2x2内核作为示例来证明和说明示例性实施例。然而，应理解的是，本文所公开的用于选择子信道的技术也可应用于其它类型的极化内核，如非两个素数维度内核、非主维度内核和/或由不同(主或非主)维度内核的组合形成的较高维度内核。如上所述，极化码已经被选择用于新的5g空口(也称为新的5gnr)的上行和下行embb控制信道编码。本文中所公开的技术不仅可用于控制信道(例如，pdcch))上的控制数据，而且可用于或代替任何类型信道(例如，数据信道)上的其它类型数据(例如，用户数据)。本文中所描述的说明性示例是指采用可靠性度量的升序的子信道序列。在其它实施例中，可以使用采用可靠性降序的有序序列。类似地，可以按可靠性升序生成序列，而不是从更可靠的信道开始，并通过添加具有递减可靠性的子信道来构建序列。下文还公开了附加示例。示例1涉及一种方法，包括：基于指定由代码定义并对n个输入比特位置上的输入比特具有相关可靠性的n个子信道的顺序的有序子信道序列，确定有序数字序列，所述有序数字序列将所述有序子信道序列表示为数目不足n个的序列，所述有序数字序列中的所述数目表示按由所述有序子信道序列指定的所述顺序显示的所述n个子信道的不同子集中的所述子信道的数目；将所述有序数字序列存储在存储器中，用于选择承载待编码比特的所述n个子信道中的k个子信道。示例2涉及示例1中所述的方法，还包括：基于所述有序数字序列，选择所述k个子信道来承载所述待编码比特。示例3涉及示例1中所述的方法，其中所述确定包括基于n的多个值中每个值的有序子信道序列确定有序数字序列，所述存储包括存储每个所述有序数字序列和仅存储n的最小值的所述有序子信道序列。示例4涉及一种方法，包括：从由代码定义并对n个输入比特位置上的输入比特具有相关可靠性的n个子信道中确定承载待编码比特的所述子信道的数目k；基于有序数字序列选择承载所述待编码比特的所述n个子信道中的k个子信道，所述有序数字序列包括不足n个的数目，表示指定所述n个子信道的顺序的有序子信道序列，所述有序数字序列中的所述数目表示按由所述有序子信道序列指定的所述顺序显示的所述n个子信道的不同子集中的所述子信道的数目。示例5涉及示例1至4中任一项所述的方法，其中，所述有序子信道序列中指定的所述n个子信道的所述顺序包括根据基于函数的度量的顺序，所述函数包括以下任一项或多项：传输模型相关函数、pw函数、ga函数和de函数。示例6涉及示例2和4中任一项所述的方法，其中，所述n个子信道包括对应于待打孔或截短的比特位置的子信道，所述选择包括选择对应于未打孔/未截短比特位置的k个子信道。示例7涉及示例2、4和6中任一项所述的方法，其中，所述选择包括：使用所述有序数字序列和指定所述不同子集中的所述子信道的顺序的有序子信道序列来从所述不同子集中的所述子信道中选择所述k个子信道。示例8涉及示例2、4和6中任一项所述的方法，其中，所述选择包括：使用所述有序数字序列、另一有序数字序列(所述另一有序数字序列表示指定来自所述不同子集的所述子信道的较小子集中的子信道的顺序的另一有序子信道序列)和较小有序子信道序列(所述较小有序子信道序列指定所述较小子集中的所述子信道的顺序)从所述较小子集中的所述子信道中选择所述k个子信道。示例9涉及示例8中所述的方法，其中，所述选择还包括使用一个或多个附加有序数字序列，每个所述附加有序数字序列表示长度在n与所述另一子信道序列的长度之间的相应附加有序子信道序列。示例10涉及示例9中所述的方法，其中，所述选择还包括：使用所述一个或多个附加有序数字序列中最短的有序数字序列和指定不同子集中的所述子信道的顺序的有序子信道序列，从所述不同子集中的所述子信道中选择所述k个子信道，其中所述不同子集中的最短的有序数字序列指定子信道的数目。示例11涉及示例2或示例4中所述的方法，其中，所述选择包括将所述子集分解为基本子集，每个所述基本子集包括预定数目的所述子信道。示例12涉及示例11中所述的方法，其中，所述分解包括：迭代地将所述n个子信道分离成较小子集，直至每个所述较小子集中的子信道的数目达到子信道的所述预定数目。示例13涉及示例12中所述的方法，其中，所述选择包括：对于所述分离的每个迭代，基于有序数字序列，确定待从所述子信道的子集中选择的子信道的数目；在所述分离的最后一次迭代之后，基于所述预定数目的所述子信道的有序子信道序列，从所述基本子集中选择所述确定数目的子信道。示例14涉及示例13中所述的方法，其中，对于每次迭代，所述确定包括：从有序数字序列的一端开始，基于子信道的目标数目和一个或多个所述数目，确定所述子集的所述子信道的所述数目。示例15涉及示例14中所述的方法，其中，对于每次迭代，所述确定还基于有序数字序列中的所述一个或多个数目的位置。示例16涉及示例14或示例15中所述的方法，其中，所述一个或多个数目包括有序数字序列的所述一端的所述数目，在所述一端，所述数目大于或等于所述目标数目，或者可以是来自所述有序数字序列的所述一端的多个顺序数目，在所述有序数字序列的所述一端，所述数目小于所述目标数目。示例17涉及示例1至16中任一项所述的方法，其中，所述有序子信道序列指定的所述顺序与所述n个子信道的偏序不冲突。示例18涉及示例1至17中任一项所述的方法，其中，k包括待编码信息比特位置的数目，n-k包括冻结比特位置的数目。示例19涉及示例1至18中任一项所述的方法，还包括：对待编码到所述k个选定子信道上的所述比特进行编码，以生成码字；发送所述码字。示例20涉及一种方法，包括：基于较短有序子信道序列，确定由代码定义并对输入比特位置上的输入比特具有相关可靠性的子信道的有序序列，所述较短有序子信道序列短于所述有序子信道序列，指定所述子信道的子集中的子信道的顺序；确定有序数字序列，所述有序数字序列将所述有序子信道序列表示为所述子信道的数目的序列，所述子信道来自所述有序子信道序列中显示的所述子信道的所述子集；将所述有序子信道序列和所述有序数字序列存储在存储器中，用于选择承载待编码比特的子信道。示例21涉及示例20中所述的方法，其中，所述确定还基于一个或多个附加有序数字序列。示例22涉及示例20或示例21中所述的方法，其中，所述确定包括动态地确定所述有序子信道序列，以根据需要选择承载所述待编码比特的子信道。示例23涉及一种方法，包括：从由代码定义并对n个输入比特位置上的输入比特具有相关可靠性的n个子信道中确定承载待编码比特的所述子信道的数目k；基于较短有序子信道序列，选择承载所述待编码比特的所述n个子信道中的k个子信道，所述较短有序子信道序列的长度小于n，指定所述n个子信道的子集中的子信道的顺序；选择有序数字序列，所述有序数字序列将长度为n的有序子信道序列表示为所述子信道的数字的序列，所述子信道来自所述有序子信道序列中显示的所述子信道的所述子集。示例24涉及示例23中所述的方法，其中，所述选择还基于一个或多个附加有序数字序列。示例25涉及示例23或示例24中所述的方法，其中，所述选择包括根据需要动态地选择承载所述待编码比特的所述k个子信道。示例26涉及一种存储指令的非瞬时性处理器可读介质，所述指令在由一个或多个处理器执行时使所述一个或多个处理器执行示例1至25中任一项所述的方法。示例27涉及一种装置，包括：处理器；存储器，耦合至所述处理器，用于存储满足以下条件的指令，即当所述指令由所述处理器执行时，使得所述处理器执行示例1至25中任一项所述的方法。示例28涉及一种装置，包括：存储器；子信道序列处理模块，耦合至所述存储器，用于根据示例1确定有序数字序列并将所述有序数字序列存储在所述存储器中。示例29涉及示例28中所述的装置，其中，所述子信道序列处理模块用于根据示例2进行选择和/或根据示例3进行确定。示例30涉及一种装置，包括：子信道序列处理模块，用于根据示例4进行确定和选择；编码器，耦合至所述子信道序列处理模块，用于编码所述待编码比特。示例31涉及示例28至30中任一项或多项所述的装置，其中，所述存储器、所述子信道序列处理模块、所述编码器和/或发送器用于根据示例5至25中任一项或多项实现特征。示例32涉及一种装置，包括：存储器；子信道序列处理模块，耦合至所述存储器，用于根据示例20确定有序子信道序列并将所述有序子信道序列和所述有序数字序列存储在所述存储器中。示例33涉及示例32中所述的装置，其中，所述子信道序列处理模块用于根据示例21和/或示例22进行确定。示例34涉及一种装置，包括：子信道序列处理模块，用于根据示例23进行确定和选择；编码器，耦合至所述子信道序列处理模块，用于编码所述待编码比特。示例35涉及示例33中所述的装置，其中，所述子信道序列处理模块用于根据示例24和/或示例25进行选择。示例36涉及包括示例27至35中任一项所述的装置的用户设备。示例37涉及包括示例27至35中任一项所述的装置的通信网络设备。当前第1页12