基于SystemGenerator的音频数模转换器的制作方法

本发明涉及一种基于System Generator的音频数模转换器。

背景技术：

近年来，互联网+、大数据和人工智能(AI)爆发式的研究热潮带来了相关产业链的共同发展。智能家居音频、无线耳机等便携式音频产品已成为日常生活的必备品。音频功率放大器是音频产品的重要组成部分，它的性能直接影响音频产品的用户体验。一个多世纪以来，无数科学家和研究学者致力于追求高保真、高功率、高效率和小体积的音频放大器。目前，D类音频放大器因其具备高效率的特点被广泛应用于便携式产品中。传统的D类音频放大器处理的音频信号均为模拟音频信号，但是随着数字化存储技术的快速发展，导致目前绝大多数的音频信号为数字音源。因此，研究学者们致力于研究能够直接兼容数字音源的高保真、高效率的D类数字音频放大器。

D类数字音频放大器一般由音频数模转换器和模拟重构级组成。音频数模转换器将输入的数字音频信号转换成PWM信号，然后由模拟重构级还原音频信号并进行功率放大，从而驱动喇叭或者扬声器。一般来说，音频数模转换器可以通过全数字方式实现，但是直接通过硬件描述语言(HDL)对音频数模转换器进行描述的方法较为繁琐，工程量巨大，存在一定的困难与挑战。

另外，System Generator是Xilinx公司基于MATLAB Simulink仿真环境开发的一个用于数字信号处理(DSP)的设计工具。通过将Xilinx公司开发的一些设计模块，包括加法器、乘法器、滤波器等，集成到Simulink的仿真库中，使得设计者可以在Simulink开发环境中通过图形化界面调用这些模块来完成定点的系统建模与仿真，在完成验证之后，可以直接生成Verilog或VHDL的工程文件，该工程文件可以直接在ISE或Vivado等数字电路开发环境中进行RTL行为级仿真或者综合后仿真，从而完成算法的硬件化，也可以直接生成比特流文件，可下载到FPGA板上，从而加快DSP系统的开发速度。

技术实现要素：

本发明的目的在于提供一种基于System Generator的音频数模转换器，在实现高性能数字数字电路设计的同时，能够有效加快DSP系统的开发速度。

为实现上述目的，本发明的技术方案是：一种基于System Generator的音频数模转换器，包括System Generator模块、4个Gateway_Out模块、scope模块、数字音频信号模块、16倍插值滤波器、4阶ΔΣ调制器、数字脉冲宽度调制器，所述16倍插值滤波器的输入端连接数字音频信号模块的输出端，16倍插值滤波器模块的输出端与4阶ΔΣ调制器模块的输入端连接，4阶ΔΣ调制器模块的输出端与数字脉冲宽度调制器的输入端连接，数字脉冲宽度调制器的输出端与第四Gateway_Out模块的输入端连接，第一Gateway_Out模块的输入端与16倍插值滤波器模块的输入端连接，第二Gateway_Out模块的输入端与4阶ΔΣ调制器模块的输入端连接，第三Gateway_Out模块的输入端与数字脉冲宽度调制器的输入端连接，第一至第四Gateway_Out模块的输出端分别与scope模块连接，所述System Generator模块用于给定整个系统控制和仿真的参数，并用于工程文件的配置与生成。

在本发明一实施例中，所述数字音频信号模块包括Counter模块、ROM模块和输出端子，ROM模块的输入端与Counter模块连接，ROM模块的输出端与输出端子相连接；数字音频信号模块将一个周期内数字音频信号存储在ROM模块，通过采取正弦查表的方式读取数字音频信号，Counter模块提供读取时的控制信号。

在本发明一实施例中，所述16倍插值滤波器包括输入端子、输出端子、4个FDATool模块以及4个Digital FIR Filter模块；第一Digital FIR Filter模块的输入端与输入端子连接，第一Digital FIR Filter模块的输出端与第二Digital FIR Filter模块的输入端连接，第二Digital FIR Filter模块的输出端与第三Digital FIR Filter模块的输入端连接，第三Digital FIR Filter模块的输出端与第四Digital FIR Filter模块的输入端连接，第四Digital FIR Filter模块的输出端与输出端子相连接。

在本发明一实施例中，所述4阶ΔΣ调制器包括输入端子、输出端子、7个增益块、4个积分器、3个加法器以及1个4位量化器；其中，加法器1是一个3输入端的加法器，加法器3是一个5输入端的加法器；输入端子与加法器1的第二输入端、加法器3的第一输入端相连接；加法器1的输出端与积分器1的输入端相连接；积分器1的输出端与积分器2的输入端相连接；积分器2的输出端与加法器2的一输入端相连接；加法器2的输出端与积分器3的输入端相连接；积分器3的输出端与积分器4的输入端相连接；积分器4的输出端与增益块4的输入端相连接；增益块4的输出端与加法器3的第二输入端相连接；增益块5的输入端与积分器3的输出端相连接，增益块5的输出端与加法器3的第三输入端相连接；增益块6的输入端与积分器2的输出端相连接，增益块6的输出端与加法器3的第四输入端相连接；增益块7的输入端与积分器1的输出端相连接，增益块7的输出端与加法器3的第五输入端相连接；加法器3的输出端与4位量化器的输入端相连接；4位量化器的一输出端与输出端子相连接；增益块1的输入端与4位量化器的另一输出端连接，增益块1的输出端与加法器1的第三输入端相连接；增益块2的输入端与积分器2的输出端相连接，增益块2的输出端与加法器1的第一输入端相连接；增益块3的输入端与积分器4的输出端相连接，增益块3的输出端与加法器2的另一输入端相连接。

在本发明一实施例中，所述数字脉冲宽度调制器包括输入端子、输出端子、Counter模块、Relational模块；输入端子与Relational模块的一输入端相连接，Counter模块的输出端与Relational模块的另一输入端相连接，Relational模块的输出端与输出端子连接；Counter模块实现4位量化的三角波信号用于所述数字脉冲宽度调制器的载波信号，Relational模块用于实现比较器功能，以将所述数字脉冲宽度调制器量化输出信号进行PWM调制，输出PWM信号。

相较于现有技术，本发明具有以下有益效果：本发明涉及一种基于System Generator的音频数模转换器。利用Xilinx System Generator 工具，通过图像化界面能够快速搭建系统模型，并通过仿真验证系统的性能。将开发人员从底层枯燥的代码编写中解脱出来，加快数字系统开发流程，适用于高性能的D类数字音频放大器的数字前端模块。

附图说明

图1为D类数字音频放大器中音频数模转换器的结构示意图。

图2为基于System Generator的音频数模转换器。

图3为基于System Generator的数字音频信号模块。

图4为基于System Generator的16倍插值滤波器模块。

图5为基于System Generator的4阶ΔΣ调制器模块。

图6为基于System Generator的4阶ΔΣ调制器模块中的积分器。

图7为基于System Generator的DPWM模块。

图8为基于System Generator的音频数模转换器的仿真结果。

图9为基于System Generator的音频数模转换器的综合结果。

具体实施方式

下面结合附图，对本发明的技术方案进行具体说明。

本发明提供了一种基于System Generator的音频数模转换器，包括System Generator模块、4个Gateway_Out模块、scope模块、数字音频信号模块、16倍插值滤波器、4阶ΔΣ调制器、数字脉冲宽度调制器，所述16倍插值滤波器的输入端连接数字音频信号模块的输出端，16倍插值滤波器模块的输出端与4阶ΔΣ调制器模块的输入端连接，4阶ΔΣ调制器模块的输出端与数字脉冲宽度调制器的输入端连接，数字脉冲宽度调制器的输出端与第四Gateway_Out模块的输入端连接，第一Gateway_Out模块的输入端与16倍插值滤波器模块的输入端连接，第二Gateway_Out模块的输入端与4阶ΔΣ调制器模块的输入端连接，第三Gateway_Out模块的输入端与数字脉冲宽度调制器的输入端连接，第一至第四Gateway_Out模块的输出端分别与scope模块连接，所述System Generator模块用于给定整个系统控制和仿真的参数，并用于工程文件的配置与生成。

以下为本发明的具体实现过程。

本发明涉及的基于System Generator的音频数模转换器由16倍插值滤波器、4阶Delta-Sigma(ΔΣ)调制器和数字脉冲宽度调制器(DPWM)组成，所涉及的音频数模转换器的结构框图如图1所示。16倍插值滤波器的输入端连接数字音频输入信号；输出端与4阶ΔΣ调制器的输入端相连接；4阶ΔΣ调制器的输出端与DPWM的输入端相连接；DPWM的输出端为脉冲宽度调制信号(PWM)。

PCM编码的数字音频信号(例如无损音质的采样频率为48kHz，量化位数为16bit)，经过16倍的插值滤波器后得到采样频率为16*48kHz的数字音频信号，然后利用多阶(4阶)ΔΣ调制器的噪声整形技术将16位量化位数的数字音频信号再量化成4位量化的数字音频信号，最后，由DPWM在数字域中对再量化后的音频信号进行PWM调制输出，作为后级音频放大器的控制信号。为了保证数字音频信号的质量，要求音频数模转换器的输出信号的信噪比应尽可能与输入信号的信噪比一致。

基于System Generator工具构建的音频模数转换器的仿真原理图如图2所示，包括System Generator模块，4个Gateway_Out模块，scope模块以及上述音频数模转换器结构示意图中各模块对应的具体硬件实现模块：数字音频信号模块，16倍插值滤波器模块、4阶ΔΣ调制器模块、DPWM模块。数字音频信号模块与16倍插值滤波器模块的输入端相连接；16倍插值滤波器模块的输出端与4阶ΔΣ调制器模块的输入端相连接；4阶ΔΣ调制器模块的输出端与DPWM模块的输入端相连接；DPWM模块的输出端与Gateway_Out4模块的输入端相连接；Gateway_Out4模块的输出端与scope模块相连接；Gateway_Out1模块的输入端与16倍插值滤波器模块的输入端相连接，输出端与scope模块相连接；Gateway_Out2模块的输入端与4阶ΔΣ调制器模块的输入端相连接，输出端与scope模块相连接；Gateway_Out3模块的输入端与DPWM模块的输入端相连接，输出端与scope模块相连接。

System Generator模块用于给定整个系统控制和仿真的参数，并用于工程文件的配置与生成，是Simulink与Verilog代码对接的桥梁；数字音频信号模块用于产生数字音频信号；16倍的插值滤波器模块对输入的数字音频信号进行插补升频；4阶ΔΣ调制器模块将高量化位数的数字音频信号再量化成低量化位数的数字音频信号；DPWM模块将4阶ΔΣ调制器量化输出的音频信号调制成PWM信号输出。

本发明中为了便于仿真验证音频模数转换器的性能将数字音频信号模块硬件实现，基于System Generator的数字音频信号模块如图3所示，包括Counter模块、ROM模块和输出端子sin_Out。ROM模块的输入端与Counter模块连接，输出端与输出端子sin_Out相连接。数字音频信号模块将一个周期内数字音频信号存储在ROM单元，通过采取正弦查表的方式读取数字音频信号，Counter模块提供读取时的控制信号。

本发明中基于System Generator的16倍插值滤波器模块如图4所示，包括输入端子IF_In、输出端子IF_Out、4个FDATool模块以及4个Digital FIR Filter模块。Digital FIR Filter1的输入端与输入端子IF_In连接，输出端与Digital FIR Filter2的输入端连接；Digital FIR Filter2的输出端与Digital FIR Filter3的输入端连接；Digital FIR Filter3的输出端与Digital FIR Filter4的输入端连接；Digital FIR Filter4的输出端与输出端子IF_Out相连接。

为了尽可能在插补升频的过程中减少音频信号信噪比(SNR)的损失，所提出的16倍插值滤波器采用三级半带滤波器和Inverse Sinc滤波器级联。通过对应的滤波器设计辅助工具FDATool在图像化界面定义了各级数字滤波器的参数，而后通过Digital FIR Filter模块能够直接获取FDATool模块所确定的参数，实现各级数字滤波器的硬件化。

本发明中基于System Generator的4阶ΔΣ调制器模块如图5所示，包括输入端子DSM_In、输出端子DSM_Out、7个增益块、4个积分器、3个加法器以及1个4位量化器。其中，加法器1是一个3输入端的加法器，加法器3是一个5输入端的加法器。输入端子DSM_In与加法器1的一个输入端相连接；加法器1的输出端与积分器1的输入端相连接；积分器1的输出端与积分器2的输入端相连接；积分器2的输出端与加法器2的一个输入端相连接；加法器2的输出端与积分器3的输入端相连接；积分器3的输出端与积分器4的输入端相连接；积分器4的输出端与增益块4的输入端相连接；增益块4的输出端与加法器3的一个输入端相连接；同时，输入端子DSM_In也与加法器3的一个输入端相连接；增益块5的输入端与积分器3的输出端相连接，输出端与加法器3的一个输入端相连接；增益块6的输入端与积分器2的输出端相连接，输出端与加法器3的一个输入端相连接；增益块7的输入端与积分器1的输出端相连接，输出端与加法器3的一个输入端相连接；加法器3的输出端与4位量化器的输入端相连接；4位量化器的一个输出端与输出端子DSM_Out相连接；增益块1的输入端与4位量化器的另一个输出端相连接，输出端与加法器1的一个输入端相连接；增益块2的输入端与积分器2的输出端相连接，输出端与加法器1的一个输入端相连接；增益块3的输入端与积分器4的输出端相连接，输出端与加法器2的一个输入端相连接。

本发明中ΔΣ调制器是4阶4位量化输出的调制器。采用的结构是级联积分器前馈(CIFF)结构。该结构通过各项系数的合理选取(一般可以借助MATLAB中的Delta-Sigma Toolbox工具箱快速确定所需调制器的相关系数)，以实现对输入数字音频信号低通以及对量化噪声高通的调制，从而达到了噪声整形的效果。由于调制器是全数字实现只需要考虑系数量化字长的影响而不需要考虑电路实现的非理想因数。

4阶ΔΣ调制器所采用的积分器如图6所示，包括输入端子In、输出端子Out、AddSub模块、Delay模块。输入端子In与AddSub模块的一个输入端相连接；AddSub模块的输出端与Delay模块的输入端相连接；Delay模块的输出端与输出端子Out相连接，同时与AddSub模块的另一个输入端相连接。数字积分器是一个由加法器和延时器构成的累加器模块，从而实现积分器的传递函数：

（1）

本发明中基于System Generator的DPWM模块如图7所示，包括输入端子DPWM_In、输出端子DPWM_Out、Counter模块、Relational模块。输入端子DPWM_In与Relational模块的一个输入端相连接；Counter模块的输出端与Relational模块的另一个输入端相连接；Relational模块的输出端与输出端子DPWM_Out相连接。Counter模块实现4位量化的三角波信号用于DPWM调制器的载波信号，Relational模块用于实现比较器的功能，从而将调制器量化输出信号进行PWM调制，输出PWM信号。

基于System Generator的音频模数转换器的整体仿真结果，通过scope模块查看，如图8所示，波形从上到下分别代表输入音频信号、插值滤波器输出信号、调制器输出信号、PWM信号。通过设置System Generator模块的相关参数，将整体系统导出到Xilinx Vivado软件进行编译及后仿真，综合结果如图9所示，可以看到系统能够在使用合理的FPGA资源数的同时达到所需要的性能指标。

本发明需要使用Xilinx Vivado或者ISE软件及其System Generator工具，以及MATLAB Simulink仿真环境，在软件安装过程中需要注意System Generator和Simulink版本的对应关系，以及所支持的FPGA开发板类型。整个开发的流程步骤为：

1、正确安装Xilinx Vivado或者ISE软件及其System Generator工具，以及MATLAB软件。

2、利用MATLAB Simulink仿真环境，通过Xilinx System Generator工具，利用工具提供的FPGA专用模块库(XILINX Blockset)的各类模块搭建各个模块，包括数字音频信号模块，16倍插值滤波器模块、4阶ΔΣ调制器模块、DPWM模块。

3、经过验证通过后，可由System Generator直接导出Vivado或者ISE工程文件，并在Vivado或者ISE软件完成RTL行为级仿真、综合后仿真或者生成比特流下载到Artix-7 FPGA板进行验证，从而完成整个开发流程。

本发明涉及一种基于System Generator的音频数模转换器。所述的音频数模转换器包括16倍插值滤波器、4阶Delta-Sigma调制器和数字脉冲宽度调制器(DPWM)。采用4阶4比特量化输出的Delta-Sigma调制器，利用插补升频技术和噪声整形技术，将高量化位数的数字音频信号转化成低量化位数的数字音频信号，并且将带内噪声推移至高频处从而保证了数字音频信号的精度要求，最后将低量化位数的数字音频信号通过数字脉冲宽度调制(DPWM)，生成PWM输出信号用于模拟重构级的输入信号。同时，所述的音频数模转换器利用MATLAB Simulink仿真环境完成理想系统模型设计，并通过Xilinx System Generator工具将系统设计转化成可靠的、有效的、可综合的硬件实现，省去了开发人员编写硬件描述语言，从而有效加快了数字系统的开发流程。

以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。