视频处理方法及视频处理装置与流程

本发明属于视频处理技术领域，具体涉及一种视频处理方法以及一种视频处理装置。

背景技术：

目前，视频处理器随着输入源的增加，视频处理功能的增多，规格要求更高，视频处理系统越来越复杂，单个芯片已经无法满足处理能力的要求，多片fpga协同处理的系统逐渐成为高端视频处理产品的主流架构，在这种架构中，一般将视频处理功能分散到多个处理芯片中(主要是fpga)，通过高速serdes互联交换视频内容，因此系统中高速serdes资源成为至关重要的数据交换通道，传输的带宽直接影响了系统的高效性和数据交换的及时性。

现有技术由于受到fpga的i/o管脚以及内部处理资源制约，必须将输入视频源和输出进行合理的分配，然后所有的fpga通过serdes交换共享所有的输入源。故而造成gtx的传输带宽要求非常高，带宽消耗较大，每个fpga都要将本地的视频源完整的发送至每片fpga，同时接受来自其他fpga发送的视频源。4k2k视频源的数据带宽为12g，但是serdes的传输带宽目前只支持到10g，传输一个完整的视频源需要占用两路serdes通道；再者，一个1080p的视频数据带宽约3g，一个serdes通道可以传输两个1080p的视频源。然而，fpga的serdes通道数量有限，在多个fpga的系统中serdes的传输效率成为决定系统互连的关键因素，其限制了系统的fpga数量的进一步增加。

技术实现要素：

本发明的实施例提供一种视频处理方法以及一种视频处理装置，其可以实现节约通道资源、减轻通道带宽压力、提高处理能力的技术效果。

一方面，本发明实施例提出的一种视频处理方法，包括：由第一图像处理器根据第一控制参数对目标图像进行截取操作，以获得第一截取图像部分和剩余图像部分；由所述第一图像处理器根据所述第一截取图像部分产生第一输出图像信号组以输出至连接所述第一图像处理器的第一视频输出接口组；由所述第一图像处理器通过串行收发器共享所述剩余图像部分至第二图像处理器；由所述第二图像处理器根据第二控制参数对所述剩余图像部分进行截取操作，以获得第二截取图像部分；以及由所述第二图像处理器根据所述第二截取图像部分产生第二输出图像信号组以输出至连接所述第二图像处理器的第二视频输出接口组。

本发明实施例通过对图像进行截取操作，并只将截取所得的剩余图像部分共享给其他图像处理器比如fpga芯片，其可以节约通道资源比如serdes通道资源的使用，降低传输的数据量，减轻带宽压力，系统可以集成更多数量的fpga芯片，提高处理能力。

在本发明的一个实施例中，所述视频处理方法还包括：由所述第一图像处理器接收输入视频源图像作为所述目标图像。

在本发明的一个实施例中，由所述第一图像处理器根据所述第一截取图像部分产生第一输出图像信号组以输出至连接所述第一图像处理器的第一视频输出接口组，包括：对所述第一截取图像部分进行缩放处理以得到缩放后图像；对所述缩放后图像进行叠加处理以得到叠加后图像；以及根据所述叠加后图像产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

在本发明的一个实施例中，所述视频处理方法还包括：由所述第一图像处理器对输入视频源图像进行缩放处理以得到缩放后图像；以及由所述第一图像处理器对所述缩放后图像进行叠加处理以得到所述目标图像。

在本发明的一个实施例中，所述第一图像处理器和所述第二图像处理器分别为可编程逻辑器件，所述串行收发器为吉比特收发器。

另一方面，本发明实施例提供的一种视频处理装置包括：微控制器，用于输出第一控制参数和第二控制参数；第一视频输出接口组；第一图像处理器，连接所述微控制器和所述第一视频输出接口组、且包括第一串行收发器；第二视频输出接口组；第二图像处理器，连接所述微控制器和所述第二视频输出接口组、且包括第二串行收发器，其中所述第二串行收发器连接所述第一串行收发器；其中，所述第一图像处理器用于根据第一控制参数对目标图像进行截取操作以获得第一截取图像部分和剩余图像部分，根据所述第一截取图像部分产生第一输出图像信号组以输出至所述第一视频输出接口组，以及通过所述第一串行收发器与所述第二串行收发器交互来共享所述剩余图像部分至第二图像处理器；所述第二图像处理器用于根据第二控制参数对所述剩余图像部分进行截取操作以获得第二截取图像部分，以及根据所述第二截取图像部分产生第二输出图像信号组以输出至所述第二视频输出接口组。

在本发明的一个实施例中，所述视频处理装置还包括：视频源输入接口，连接所述第一图像处理器；其中，所述第一图像处理器还用于接收所述视频源输入接口输入的视频源图像作为所述目标图像。

在本发明的一个实施例中，所述第一图像处理器包括：截取模块，用于根据所述第一控制参数对所述目标图像进行截取操作以获得所述第一截取图像部分和所述剩余图像部分；缩放模块，用于对所述第一截取图像部分进行缩放处理以得到缩放后图像；叠加模块，用于对所述缩放后图像进行叠加处理以得到叠加后图像；以及输出模块，用于根据所述叠加后图像产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

在本发明的另一个实施例中，所述第一图像处理器包括：缩放模块，用于对输入视频源图像进行缩放处理以得到缩放后图像；叠加模块，用于对所述缩放后图像进行叠加处理以得到所述目标图像；截取模块，用于根据所述第一控制参数对所述目标图像进行截取操作以获得所述第一截取图像部分和所述剩余图像部分；以及输出模块，用于根据所述第一截取图像部分产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

在本发明的一个实施例中，所述第一图像处理器和所述第二图像处理器分别为可编程逻辑器件，所述第一串行收发器和所述第二串行收发器分别为吉比特收发器。

本发明实施例可以节约通道资源，降低传输的数据量，减轻带宽压力，可以实现更多fpga的集成。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施例的一种视频处理方法的流程图。

图2为本发明第一实施例的一种视频处理方法中对第一截取图像进行图像处理的方法示意图。

图3为本发明第一实施例的一种视频处理方法基于等分截取操作时输入视频源图像与输出视频源图像的对应关系示意图。

图4为本发明第二实施例的一种视频处理方法的部分步骤流程图。

图5为本发明第三实施例的一种视频处理装置的结构示意图。

图6为本发明第三实施例的另一种视频处理装置的结构示意图。

图7为本发明第三实施例的一种视频处理装置的图像处理过程示意图。

图8为本发明第三实施例的一种视频处理装置基于非等分截取操作时输入视频源图像与输出视频源图像的对应关系示意图。

图9为本发明第四实施例的一种视频处理装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

【第一实施例】

如图1所示，本发明第一实施例提供的一种视频处理方法，例如包括以下步骤s11、s12、s13、s14及s15。

s11、由第一图像处理器根据第一控制参数对目标图像进行截取操作，以获得第一截取图像部分和剩余图像部分；

s12、由所述第一图像处理器根据所述第一截取图像部分产生第一输出图像信号组以输出至连接所述第一图像处理器的第一视频输出接口组；

其中，第一图像处理器可以是可编程逻辑器件比如fpga，第一控制参数具体用于控制目标图像的截取大小，例如可以根据图像内容和数据量以及当前的传输状态控制目标图像的截取方式，等分截取或者不等分截取。在具体实施时，第一控制参数可以是图像的坐标位置参数，通过坐标位置参数来定位截取的目标图像的大小。在对目标图像截取后，截取得到的图像部分由第一图像处理器进行分组后传输至第一视频输出接口组(例如dvi接口)进行输出，这部分图像即为第一截取图像部分。

而剩余图像部分通过下述步骤s13、s14及s15进行处理：

s13、由所述第一图像处理器通过串行收发器共享所述剩余图像部分至第二图像处理器；

s14、由所述第二图像处理器根据第二控制参数对所述剩余图像部分进行截取操作，以获得第二截取图像部分；以及

s15、由所述第二图像处理器根据所述第二截取图像部分产生第二输出图像信号组以输出至连接所述第二图像处理器的第二视频输出接口组。

第二图像处理器可以是可编程逻辑器件比如fpga，第二控制参数具体用于控制目标图像的截取大小，例如可以根据图像内容和数据量以及当前的传输状态控制目标图像的截取方式，等分截取、不等分截取或者全部截取(也即无剩余部分)。在具体实施时，第一控制参数和第二控制参数可以是图像的坐标位置参数，通过坐标位置参数来定位截取的目标图像的大小。

值得一提的是，一般场景中两个图像处理器就能完成分割处理，即第二图像处理器只需要对剩余图像部分直接进行分组输出，即在进行截取操作时选择截取全部剩余图像，该全部剩余图像即为第二截取图像部分；而在某些应用场景中需要分割处理的图像块数量较大，可能需要两个以上的图像处理器进行处理，因此，第二图像处理器还需要根据图像内容和数据量以及当前的传输状态再次进行部分截取，从而得到第二截取图像部分以及截取后的剩余图像部分，该剩余图像部分根据上述方式在另一块图像处理器继续进行上述操作。

本发明实施例通过上述方式对图像进行截取操作，并只将截取所得的剩余图像部分共享给其他图像处理器比如fpga芯片，而不用传输完整的图像数据，从而可以节约图像处理器之间的通道资源比如serdes通道资源(典型地采用gtx收发器)的使用，降低传输的数据量，减轻带宽压力，并且通过这种方式可以集成更多数量的图像处理器，以提高图像处理效率。

在本实施例的一个具体实施方式中，由第一图像处理器接收的输入视频源图像作为目标图像；因此，请参见图2，图2为本发明第一实施例中一种对输入视频源图像的处理流程图，

步骤s12还可以包括：

s121、对所述第一截取图像部分进行缩放处理以得到缩放后图像；

s122、对所述缩放后图像进行叠加处理以得到叠加后图像；以及

s123、根据所述叠加后图像产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

也就是说，对于第一截取图像部分，该第一截取图像的缩放处理和叠加处理过程是在对图像截取操作之后进行，而对于剩余图像部分同样也是未经过缩放处理和叠加处理的图像，第二图像处理器在接收到剩余图像部分后，仍然需要进行缩放处理和叠加处理，具体的缩放方法和叠加方法均为现有技术，在此不再赘述。

如图3所示，为了更好地体现本发明的发明目的，以示例的方式展示一种实施步骤如下：第一视频输出接口组中包括第一输出口dvi-1和第二输出口dvi-2两个输出口，第二视频输出接口组包括第三输出口dvi-3和第四输出口dvi-4两个输出口，目标图像为3840*2160的4k输入图像，定义四个顶点的坐标分别为：第一坐标(1,1)、第二顶点坐标(3840,1)、第三顶点坐标(1,2160)、第四顶点坐标(3840,1)。根据pip(picture-in-picture，画中画)的显示状态，以及4个dvi接口的拓扑关系来计算各dvi-1～dvi-4需要得图像内容。

在对目标图像进行截取前，第一图像处理器(比如fpga)和第二图像处理器(比如fpga)得到水平垂直起点坐标和水平垂直终点坐标，在本示例的截取中，使用等分截取，目标图像以中心坐标(1920,1080)将原图像沿横坐标x＝1920两等分，截取的第一截取图像部分的顶点坐标分别为(1,1)、(1920,1)、(1920,2160)、(1,2160)，截取的第二截取图像部分的顶点坐标分别为(1921,1)、(3840,1)、(3840,2160)、(1921,2160)，考虑到每个fpga只带载两路视频输出口(dvi-1及dvi-2，或dvi-3及dvi-4)，因此，将上述截取的第一截取图像部分再进行截取，沿y＝1080一分为二由两路输出口(dvi-1及dvi-2)并行进行输出，同样以等分进行截取，截取后由第一输出口dvi-1输出的图像顶点坐标为(1,1)、(1920,1)、(1920,1080)、(1,1080)，由第二输出口dvi-2输出的图像顶点坐标为(1,1081)、(1920,1081)、(1920,2160)、(1,2160)；上述第二截取图像部分的截取与第一截取图像部分同时沿y＝1080进行等分截取，截取后由第三输出口dvi-3输出的图像顶点坐标为1921,1)、(3840,1)、(3840,1080)、(1921,1080)，由第四输出口dvi-4输出的图像顶点坐标为(1921,1081)、(3840,1081)、(3840,2160)、(1921,2160)。在其他的实施例中，可以通过设定不同的水平垂直终点坐标，进行不等分截取，并通过图像处理器对截取图像进行压缩和叠加处理。

【第二实施例】

本实施例提供了另一种对输入视频源图像的处理流程图，具体的，请参见图4，在该实施方式中，其是在第一实施例中步骤s11之前还包括：

s01、由所述第一图像处理器对输入视频源图像进行缩放处理以得到缩放后图像；以及

s02、由所述第一图像处理器对所述缩放后图像进行叠加处理以得到所述目标图像。

也就是说，对于第一截取图像部分，该第一截取图像的缩放处理和叠加处理过程是在对图像截取操作之前进行，而剩余图像部分是经过缩放处理和叠加处理的图像，由第二图像处理器接收的剩余图像部分不需要再进行缩放处理和叠加处理，只需要截取后就可以直接输出到视频接口组或者通过串行收发器输出到下一级图像处理器中。

【第三实施例】

如图5所示，本发明第三实施例提供的一种视频处理装置，例如包括以下元器件：

微控制器，用于输出第一控制参数和第二控制参数；

其中，在只采用两个图像处理器来对视频源进行处理时，微控制器只需要输出第一控制参数和第二控制参数对第一图像处理器和第二图像处理器进行控制；而在某些应用场景中需要分割处理的图像块数量较多，就会需要两个以上的图像处理器进行处理此时就需要微控制器输出两个以上的控制参数分别对图像处理器进行控制。

除了微控制器，本发明实施例的视频处理装置还包括：

第一视频输出接口组；

第一图像处理器，连接所述微控制器和所述第一视频输出接口组、且包括第一串行收发器例如吉比特收发器(gtx收发器)；

第二视频输出接口组；以及

第二图像处理器，连接所述微控制器和所述第二视频输出接口组、且包括第二串行收发器例如吉比特收发器(gtx收发器)，其中所述第二串行收发器连接所述第一串行收发器；

其中，所述第一图像处理器用于根据第一控制参数对目标图像进行截取操作以获得第一截取图像部分和剩余图像部分，根据所述第一截取图像部分产生第一输出图像信号组以输出至所述第一视频输出接口组，以及通过所述第一串行收发器与所述第二串行收发器交互来共享所述剩余图像部分至第二图像处理器；

所述第二图像处理器用于根据第二控制参数对所述剩余图像部分进行截取操作以获得第二截取图像部分，以及根据所述第二截取图像部分产生第二输出图像信号组以输出至所述第二视频输出接口组。

具体的，微控制器通过发送控制参数给各图像处理器以控制图像处理器对目标图像和剩余图像部分的截取，其中微控制器与图像处理器之间通过独立的通信接口实现参数传递，本实施例中可以采用fsmc(flexiblestaticmemorycontroller，可变静态存储控制器)数据总线通信的方式，按照约定的私有协议进行参数传递。第一图像处理器根据微控制器发送的第一控制参数对目标图像进行截取操作，得到第一截取图像部分和剩余图像部分，第一截取图像部分被第一图像处理器转换为第一输出图像信号组发送至第一视频输出接口组；剩余图像部分则通过第一串行收发器和第二串行收发器发送至第二图像处理器，并且第二图像处理器根据第二控制参数对剩余图像部分进行截取以获得第二截取图像部分，第二截取图像部分被第二图像处理器转换为第二输出图像信号组，并发送至第二视频输出接口组。除此以外，当遇到需要处理并获得大量截取图像时则需要多个图像处理器对目标图像和剩余图像部分进行处理。由此可见，这样的处理方式可以节约视频处理装置传输通道的资源，减轻带宽压力。

除此之外，本发明的一个实施例还包括视频源输入接口例如4k视频源输入接口和2k视频源输入接口，连接所述第一图像处理器和第二图像处理器；其中，所述第一图像处理器还用于接收所述视频源输入接口输入的视频源图像作为所述目标图像。

其中，在多数应用场景中，一般通过摄影机等拍摄设备将输入视频源图像传输至视频源输入接口，输入视频源图像分为4k视频源图像和2k视频源图像，4k视频源图像通过各个4k视频源输入接口分别传入第一图像处理器和第二图像处理器，2k视频源图像通过各个2k视频源输入接口分别传入第一图像处理器和第二图像处理器参与图像处理操作。

如图6所示，本发明的一个实施例中，第一图像处理器和第二图像处理器可以采用可编程逻辑器件，并且第一串行收发器和第二串行收发器可以采用吉比特收发器(gtx)，所述第一图像处理器包括：截取模块，用于根据所述第一控制参数对所述目标图像进行截取操作以获得所述第一截取图像部分和所述剩余图像部分；缩放模块，用于对所述第一截取图像部分进行缩放处理以得到缩放后图像；叠加模块，用于对所述缩放后图像进行叠加处理以得到叠加后图像；以及输出模块，用于根据所述叠加后图像产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

具体的，在本发明的一个实施例中，目标图像的来源为输入视频源图像，则每一个图像处理器在对目标图像或剩余图像部分进行截取操作后都需要对截取图像部分进行缩放处理和叠加处理。具体的操作过程：第一图像处理器的视频源输入接口接收到输入视频源图像，即目标图像，第一图像处理器的截取模块对目标图像进行截取操作得到第一截取图像部分和剩余图像部分，第一图像处理器的缩放模块和叠加模块依次对第一截取图像部分进行缩放和叠加处理最终通过输出模块得到第一输出图像信号组，第一输出图像信号组则发送至第一视频输出接口组；剩余图像部分则通过第一串行收发器和第二串行收发器发送至第二图像处理器，第二图像处理器再对剩余图像部分依次通过截取模块、缩放模块、叠加模块和输出模块，最终将得到的第二输出图像信号组输出至所述第二视频输出接口组。此外，在需要集成大量图像处理器对图像进行分割时，第二图像处理器则需要根据第二控制参数对图像进行截取，从而得到第二截取图像部分和剩余图像部分，该剩余图像部分则通过串行收发器发送至其他图像处理器上继续进行上述操作。

更进一步地，如图7所示，本发明的一个实施例中，每个图像处理器均包括两个图像处理单元，且每个图像处理单元的结构相同，包括缩放模块、叠加模块和输出模块，第一视频输出接口组和第二视频输出接口组分别由两个输出口dvi-1及dvi-2，或dvi-3及dvi-4组成。请参见图8，以两个图像处理器依次对目标图像进行截取、缩放和叠加处理为例：目标图像为3840*2160的4k输入视频源图像，定义四个顶点的坐标分别为第一坐标(1,1)、第二顶点坐标(3840,1)、第三顶点坐标(1,2160)、第四顶点坐标(3840,2160)，第一图像处理器中的截取模块对目标图像进行基于坐标点(2880,1600)的非对称截取，在本截取操作中，第一截取图像部分的顶点坐标为(1,1)、(2880,1)、(2880,2160)和(1,2160)，第二截取图像部分的顶点坐标为(2881,1)、(3840,1)、(3840,2160)、(2881,2160)；第一图像处理器的截取模块再次对第一截取图像部分进行非对称截取操作，得到顶点坐标为(1,1)、(2880,1)、(2880,1600)、(1,1600)的截取图像和顶点坐标为(1,1601)、(2880,1601)、(2880,2160)、(1,2160)的截取图像，两个截取图像分别依次经过第一图像处理单元和第二图像处理单元中的缩放模块和叠加模块得到通过第一输出口dvi-1输出的顶点坐标为(1,1)、(1440,1)、(1440,800)、(1，800)的叠加后图像和通过第二输出口dvi-2输出的顶点坐标为(1，801)、(1440,801)、(1440,1080)、(1,1080)的叠加后图像；第二图像处理器的截取模块再次对第二截取图像部分进行非对称截取操作得到顶点坐标为(2881,1)、(3840,1)、(3840,1600)、(2881,1600)的截取图像和顶点坐标为(2881,1601)、(3840,1601)、(3840,2160)、(2881,2160)的截取图像，同理，在经过第三图像处理单元后第三输出口dvi-3输出的叠加后图像顶点坐标为(1441,1)、(1920,1)、(1920,800)、(1440,800)，经过第四图像处理单元后第四输出口dvi-4输出的叠加后图像顶点坐标为(1441,801)、(1920,801)、(1920,1080)、(1441,1080)。

本发明实施例通过上述方式对图像进行截取操作，并只将截取所得的剩余图像部分共享给其他图像处理器比如fpga芯片，而不用传输完整的图像数据，从而可以节约通道资源例如serdes通道资源的使用，降低传输的数据量，减轻带宽压力，并且通过这种方式可以集成更多数量的图像处理器，以提高图像处理效率。

【第四实施例】

本实施例提供了另一种输入视频源图像的视频处理装置，具体的，请参见图9，图9为本发明实施例的视频处理装置的结构示意图。在该实施方式中，所述第一图像处理器包括：缩放模块，用于对输入视频源图像进行缩放处理以得到缩放后图像；叠加模块，用于对所述缩放后图像进行叠加处理以得到所述目标图像；截取模块，用于根据所述第一控制参数对所述目标图像进行截取操作以获得所述第一截取图像部分和所述剩余图像部分；以及输出模块，用于根据所述第一截取图像部分产生所述第一输出图像信号组以输出至所述第一视频输出接口组。

也就是说，在进行截取操作之前，目标图像是第一图像处理器通过缩放模块和叠加模块对输入视频源图像进行缩放处理及叠加处理后得到的，对于第二截取图像部分，则只需要截取模块对剩余图像部分进行截取操作就可以得到第二截取图像部分，具体的缩放方法和叠加方法均为现有技术，在此不再赘述。

在本发明的一个实施例中，第一图像处理器的缩放模块对输入视频源进行缩放处理得到缩放后图像；第一图像处理器的叠加模块对缩放后图像进行叠加处理得到目标图像；截取模块通过第一控制参数对目标图像进行截取操作得到第一截取图像、第二截取图像和剩余图像部分；第一截取图像和第二截取图像分别传输至第一图像处理单元和第二图像处理单元得到第一输出信号和第二输出信号；第一输出信号和第二输出信号分别发送至第一输出口dvi-1和第二输出口dvi-2。第二图像处理器的截取模块根据第二控制参数对剩余图像部分进行截取操作得到第三截取图像和第四截取图像，第三截取图像和第四截取图像分别传输至第三图像处理单元和第四图像处理单元得到第三输出信号和第四输出信号，并第分别被发送至第三输出口dvi-3和第四输出口dvi-4输出。

具体的，本发明实施例通过对图像进行截取操作，并只将截取所得的剩余图像部分共享给其他图像处理器比如fpga芯片，其可以节约通道资源例如serdes通道资源的使用，降低传输的数据量，减轻带宽压力，使得视频处理装置可以集成更多数量的fpga芯片，提高处理能力。

此外，可以理解的是，前述各个实施例仅为本发明的示例性说明，在技术特征不冲突、结构不矛盾、不违背本发明的发明目的前提下，各个实施例的技术方案可以任意组合、搭配使用。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的，作为单元/模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。