麦克风、微机电系统装置及其制造方法与流程

[0001]
本发明的实施例是有关于一种麦克风、微机电系统装置及其制造方法。


背景技术：

[0002]
微机电系统(microelectromechanical system，mems)装置(例如，加速度计、压力传感器及麦克风)已广泛地用于许多现代电子装置中。mems装置可具有用于检测运动并将运动转换成电信号的可移动部件。举例来说，mems加速度计及麦克风通常存在于汽车(例如，气囊部署系统)、平板计算机或智能电话中。mems加速度计包括将加速移动转化成电信号的可移动部件。麦克风包括将声音转化成电信号的可移动隔膜(membrane)。


技术实现要素：

[0003]
本发明实施例提供一种麦克风，包括微机电系统(mems)装置结构、载体衬底以及过滤器堆叠。微机电系统装置结构上覆在微机电系统衬底上，其中微机电系统装置结构包括膜片。膜片具有界定膜片开口的相对的侧壁。载体衬底位于微机电系统衬底之下，其中载体衬底具有界定载体衬底开口的相对的侧壁。载体衬底开口位于膜片开口之下。过滤器堆叠夹置在载体衬底与微机电系统衬底之间。过滤器堆叠包括上部介电层、下部介电层及设置在上部介电层与下部介电层之间的颗粒过滤器层，其中颗粒过滤器层包括在载体衬底的相对的侧壁之间在横向上间隔开的颗粒过滤器。
[0004]
本发明实施例提供一种微机电系统(mems)装置，包括微机电系统衬底、微机电系统结构、载体衬底以及过滤器堆叠。微机电系统衬底具有界定微机电系统开口的相对的侧壁。微机电系统结构在垂直方向上位于微机电系统衬底之上，其中微机电系统结构包括第一背板及在垂直方向上与第一背板分隔开的膜片。载体衬底位于微机电系统衬底之下，其中载体衬底具有界定载体衬底开口的相对的侧壁，其中载体衬底开口位于膜片及微机电系统开口之下。过滤器堆叠设置在载体衬底与微机电系统衬底之间，其中过滤器堆叠包括颗粒过滤器层。颗粒过滤器层具有颗粒过滤器，其中颗粒过滤器包括多个过滤器开口。多个过滤器开口延伸穿过颗粒过滤器层且在横向上位于微机电系统衬底的相对的侧壁之间。
[0005]
本发明实施例提供一种制造微机电系统(mems)装置的方法，上述方法包括在载体衬底之上形成过滤器堆叠，其中过滤器堆叠包括上部介电层、下部介电层、及设置在上部介电层与下部介电层之间的颗粒过滤器层。将过滤器堆叠图案化，以在颗粒过滤器层中界定颗粒过滤器，颗粒过滤器具有围绕多个过滤器开口连续地延伸的一个或多个表面。将微机电系统衬底结合到上部介电层。在微机电系统衬底之上形成微机电系统结构，微机电系统结构包括能够移动的膜片。将载体衬底图案化，以在载体衬底中界定载体衬底开口。将微机电系统衬底图案化，以在微机电系统衬底中界定微机电系统开口。以及，对微机电系统结构及过滤器堆叠执行刻蚀工艺，其中刻蚀工艺从颗粒过滤器正上方及正下方移除上部介电层及下部介电层。
附图说明
[0006]
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]
图1示出具有颗粒过滤器的微机电系统(mems)麦克风的一些实施例的剖视图。
[0008]
图2a及图2b示出图1的mems麦克风的替代实施例的俯视图。
[0009]
图3示出具有颗粒过滤器的微机电系统(mems)麦克风的一些实施例的剖视图。
[0010]
图4示出集成芯片的一些实施例的剖视图，集成芯片的所述一些实施例包括打线结合到互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)集成电路(integrated circuit，ic)管芯的图1的mems麦克风的一些实施例。
[0011]
图5到图11示出形成具有颗粒过滤器的mems麦克风的第一方法的一些实施例的剖视图。
[0012]
图12以流程图的形式示出一种方法，所述流程图示出形成具有颗粒过滤器的mems麦克风的第一方法的一些实施例。
[0013]
图13到图20示出形成具有颗粒过滤器的mems麦克风的第二方法的一些实施例的剖视图。
[0014]
图21以流程图的形式示出一种方法，所述流程图示出形成具有颗粒过滤器的mems麦克风的第二方法的一些实施例。
[0015]
图22到图29示出形成具有颗粒过滤器的mems麦克风的第三方法的一些实施例的剖视图。
[0016]
图30以流程图的形式示出一种方法，所述流程图示出形成具有颗粒过滤器的mems麦克风的第三方法的一些实施例。
[0017]
[符号的说明]
[0018]
100、300：微机电系统(mems)麦克风；
[0019]
101：载体衬底开口；
[0020]
102：mems装置结构；
[0021]
103：载体衬底；
[0022]
104：过滤器堆叠；
[0023]
104a：下部介电层；
[0024]
104b：颗粒过滤器层；
[0025]
104c：上部介电层；
[0026]
106：颗粒过滤器；
[0027]
107：过滤器开口；
[0028]
108：第一背板；
[0029]
109：膜片开口；
[0030]
110：膜片；
[0031]
111：mems衬底；
[0032]
111o：mems开口；
[0033]
112：第二背板；
[0034]
113：空气体积空间；
[0035]
114、116、118：电接触件；
[0036]
120、413：层间介电(ild)结构；
[0037]
122：导通孔；
[0038]
124：导电线；
[0039]
200a、200b：俯视图；
[0040]
302：下部颗粒过滤器层；
[0041]
304：中间颗粒过滤器层；
[0042]
306：上部颗粒过滤器层；
[0043]
400：集成芯片；
[0044]
401：封装；
[0045]
401a：前侧结构；
[0046]
401b：外壳结构；
[0047]
402：互补金属氧化物半导体(cmos)集成电路(ic)管芯；
[0048]
403：空腔；
[0049]
404：焊料球；
[0050]
406：结合配线；
[0051]
408：晶体管；
[0052]
410：cmos衬底；
[0053]
412：后段制程的(beol)金属化堆叠；
[0054]
414：内连通孔；
[0055]
416：内连线；
[0056]
418：结合焊盘；
[0057]
420：支柱结构；
[0058]
500、600、700、800、900、1000、1100、1300、1400、1500、1600、1700、1800、1900、2000、2200、2300、2400、2500、2600、2700、2800、2900：剖视图；
[0059]
802、1802：下部掩蔽层；
[0060]
804：上部掩蔽层；
[0061]
902、2402：支柱；
[0062]
1200：第一方法；
[0063]
1202、1204、1206、1208、1210、1212、1214、1216、2102、2104、2106、2108、2110、2112、2114、2116、3002、3004、3006、3008、3010、3012、3014、3016、3018、3020、3022：动作；
[0064]
2100：第二方法；
[0065]
2302：粘合剂结合层；
[0066]
2304：牺牲衬底；
[0067]
3000：第三方法；
[0068]
a-a’：线；
[0069]
d：直径；
[0070]
len：长度；
[0071]
t
i
、t
r
：初始厚度；
[0072]
t
cs
、t
ms
：厚度；
[0073]
w1：第一宽度；
[0074]
w2：第二宽度。
具体实施方式
[0075]
本公开提供用于实施本公开的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
[0076]
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0077]
此外，为易于说明起见，本文中可使用“第一”、“第二”、“第三”等以在一个图或一系列图的不同元件之间进行区分。“第一”、“第二”、“第三”等并不旨在阐述对应的元件。因此，结合第一图所述的“第一介电层”可能未必对应于结合另一图所述的“第一介电层”。
[0078]
用于声学应用(acoustical application)的微机电系统(mems)装置(例如，mems麦克风)常常被收容在具有开口(即，入口)的封装结构内。封装结构被配置成提供对mems装置的保护，同时开口使得声波到达封装结构的容纳mems装置的空腔。在此种封装内，mems装置可电耦合到设置在封装结构的空腔内的应用专用集成电路(application-specific integrated circuit，asic)。mems装置具有直接上覆在封装结构的开口上的可移动部件以及设置在可移动部件与封装结构的开口之间的颗粒过滤器。颗粒过滤器被配置成防止颗粒进入封装结构的开口，从而减少到达可移动部件的颗粒。与可移动部件相互作用的颗粒可通过引起短路和/或降低mems装置的声学过载点(acoustic overload point，aop)来降低mems装置的性能。
[0079]
一种制作mems装置的颗粒过滤器的方法是独立于制作mems装置及asic而形成颗粒过滤器。举例来说，mems装置可用可移动元件来制作，且asic可用半导体装置(例如，晶体管)来制作。可提供封装衬底来集成mems装置与asic。可在封装衬底中形成封装结构开口，且随后，可在封装结构开口之上形成颗粒过滤器。在形成颗粒过滤器之后，mems装置直接附接到颗粒过滤器。因此，mems装置的可移动元件直接上覆在封装结构开口上。在一些实施例中，在将mems装置附接到衬底之前，颗粒过滤器可直接附接到mems装置。直接附接工艺可包括利用形成在mems装置和/或颗粒过滤器上的对齐标记、和/或执行结合工艺。
[0080]
前述方法的问题是用于形成颗粒过滤器并将颗粒过滤器直接附接到mems装置的
额外的处理步骤。这会部分地增加与将mems装置及asic集成在封装衬底上相关联的时间及成本。此外，在直接附接工艺期间，颗粒过滤器的小的厚度(例如，小于0.5微米)可能导致对颗粒过滤器的损坏和/或破坏，从而降低颗粒过滤器保护可移动元件免受颗粒伤害的能力。此外，由于用于形成以及附接颗粒过滤器的额外的处理步骤，颗粒过滤器及mems装置被暴露给更多的颗粒，因此会降低可移动元件的性能。另外，颗粒过滤器包括多个颗粒过滤器开口，且由于处理限制，颗粒过滤器开口的直径可各自相当大(例如，约10微米或大于10微米)。这继而会降低阻挡和/或防止颗粒经过颗粒过滤器开口的能力。
[0081]
在一些实施例中，本公开涉及一种简化具有颗粒过滤器的mems装置的制作的方法。所述方法在将颗粒过滤器及mems装置附接到封装结构之前，将颗粒过滤器及mems装置形成为集成结构。通过将颗粒过滤器及mems装置形成为集成结构，制作工艺得以简化，且对颗粒过滤器的损坏得以减轻。此外，与形成颗粒过滤器相关联的时间及成本得以减少。
[0082]
作为示例性应用，mems装置可为麦克风。在一些实施例中，麦克风是通过提供载体衬底且在载体衬底之上形成过滤器堆叠来制作。过滤器堆叠包括上部介电层、下部介电层及设置在上部介电层与下部介电层之间的颗粒过滤器层。将过滤器堆叠图案化，从而在颗粒过滤器层中界定颗粒过滤器。将mems衬底结合到上部介电层。在mems衬底之上形成mems装置结构。在形成mems装置结构之后，将载体衬底及mems衬底图案化以在载体衬底及mems衬底中形成开口。将mems装置结构及过滤器堆叠图案化，以在mems装置结构中形成一个或多个可移动元件且从颗粒过滤器移除上部介电层及下部介电层。通过在载体衬底上形成颗粒过滤器，载体衬底、上部介电层及下部介电层在麦克风的制作期间为颗粒过滤器提供结构支撑，从而减少对颗粒过滤器的损坏。此外，通过在最后的图案化工艺期间从颗粒过滤器移除上部介电层及下部介电层，对颗粒的暴露得以减轻，从而提高颗粒过滤器及可移动元件的性能。
[0083]
参照图1，提供具有颗粒过滤器106的微机电系统(mems)麦克风100的一些实施例的剖视图。
[0084]
mems麦克风100包括mems装置结构102、mems衬底111、过滤器堆叠104及载体衬底103。过滤器堆叠104设置在载体衬底103与mems衬底111之间。mems装置结构102包括设置在上覆在mems衬底111上的层间介电(inter-level dielectric，ild)结构120内的导电线124及导通孔122。mems装置结构102还包括第一背板108、第二背板112及设置在第一背板108与第二背板112之间的膜片110。膜片110与第一背板108及第二背板112间隔开一个或多个非零距离。此外，膜片110以及第一背板108及第二背板112可为导电的，这会形成电容元件。电接触件114电耦合到膜片110且形成电容元件的第一端子，电接触件118电耦合到第一背板108且形成电容元件的第二端子，且电接触件116电耦合到第二背板112且形成电容元件的第三端子。在一些实施例中，第二端子与第三端子电耦合在一起。在一些实施例中，通过导电线124及导通孔122实现电耦合。
[0085]
膜片110包括一个或多个膜片开口109且可被ild结构120锚定(anchor)在多个点处。将膜片110锚定在所述多个点处使得膜片110的边界相对于第一背板108及第二背板112固定。当声波通过载体衬底103中的载体衬底开口101对膜片110施加压力时，膜片110可通过声波的能量变形成使得膜片110朝向或远离第一背板108和/或第二背板112弯曲。载体衬底103具有界定载体衬底开口101的侧壁，且mems衬底111具有界定mems开口111o的侧壁。在
一些实施例中，在界定颗粒过滤器106的最外开口的侧壁之间延伸的第一宽度w1小于载体衬底103的界定载体衬底开口101的侧壁的第二宽度w2。第一背板108及第二背板112各自包括多个开口，空气可通过所述多个开口而经过。在第一背板108与第二背板112之间存在空气体积空间113。空气体积空间113位于膜片110上方及下方。空气可通过由第一背板108及第二背板112中的每一者中的所述多个开口形成的空气通道(air passage way)和/或通过膜片110的所述一个或多个膜片开口109从空气体积空间113放出或进入到空气体积空间113中。当膜片110朝向或远离第一背板108和/或第二背板112弯曲时，空气从空气体积空间113排出或进入到空气体积空间113中。通过声波进行的膜片110相对于第一背板108和/或第二背板112的弯曲移动会改变膜片110与第一背板108和/或第二背板112之间的电容元件的电容。电容的这种改变可通过电接触件114、116、118来测量。
[0086]
空气在穿过(travel through)载体衬底103中的载体衬底开口101到达空气体积空间113时经过颗粒过滤器106。在一些实施例中，颗粒过滤器106是过滤器堆叠104的一部分。过滤器堆叠104包括下部介电层104a、颗粒过滤器层104b及上部介电层104c。在一些实施例中，下部介电层104a可包含氧化物(例如，二氧化硅)，颗粒过滤器层104b可包含氮化物(例如，氮化硅)，且上部介电层104c可包含氧化物(例如，二氧化硅)。颗粒过滤器106是颗粒过滤器层104b的位于载体衬底开口101与mems开口111o之间的段。颗粒过滤器106包括被配置成将空气从载体衬底开口101传送到空气体积空间113的多个过滤器开口107。当空气从载体衬底开口101传送到空气体积空间113时，颗粒过滤器106被配置成阻挡和/或移除空气中可能对膜片110的移动产生不利影响的颗粒。在一些实施例中，颗粒可例如为来自被实施成形成mems麦克风100的激光划切工艺(laser dicing process)的副产品和/或激光划切工艺中使用的化学品。与膜片110相互作用的颗粒可通过例如引起短路(例如，在第一背板108及第二背板112与膜片110之间引起短路)和/或降低mems麦克风100的声学过载点(aop)来降低mems麦克风100的性能。
[0087]
通过将颗粒过滤器106设置在载体衬底103之上，与制作mems麦克风100相关联的时间及成本得以减少。另外，载体衬底103、上部介电层104c及下部介电层104a可在mems麦克风100的制作期间为颗粒过滤器106提供结构支撑。举例来说，在mems麦克风100的制作期间，过滤器堆叠104可形成在载体衬底103之上，且随后上部介电层104c可结合到mems衬底111。载体衬底103、上部介电层104c及下部介电层104a会防止在前述结合工艺期间对颗粒过滤器层104b的损坏或破坏。此外，通过在上部介电层104c与下部介电层104a之间设置颗粒过滤器层104b，可减少在mems麦克风100的制作期间颗粒直接暴露到颗粒过滤器106，从而增加mems麦克风100的耐久性及可靠性。
[0088]
参照图2a，提供沿着线a-a’截取的图1的颗粒过滤器106的一些替代实施例的俯视图200a。
[0089]
如图2a中所见，设置在颗粒过滤器层104b中的所述多个过滤器开口107各自具有圆形形状和/或椭圆形状。所述多个过滤器开口107可排列成包括横跨图1的载体衬底开口101的列及行的阵列。颗粒过滤器106被配置成阻挡和/或移除从颗粒过滤器106的第一表面传送到颗粒过滤器106的相对的第二表面的空气中的颗粒(例如，通过过滤器开口107的形状/大小和/或颗粒过滤器层104b的材料)。
[0090]
在一些实施例中，过滤器开口107各自具有可例如介于约3微米到约10微米的范围
内的直径d。在一些实施例中，如果直径d小于约3微米，则可降低将空气从颗粒过滤器106的第一表面传送到颗粒过滤器106的相对的第二表面的能力，从而降低mems装置结构102的性能。在又一些实施例中，如果直径d大于约10微米，则可降低颗粒过滤器106阻挡和/或移除经过颗粒过滤器106的空气中的颗粒的能力。举例来说，颗粒过滤器开口107可大于颗粒，以使得颗粒可经过颗粒过滤器开口且对膜片(图1的110)的移动产生不利影响。
[0091]
参照图2b，提供沿着线a-a’截取的图1的颗粒过滤器106的一些替代实施例的俯视图200b。
[0092]
如图2b中所见，设置在颗粒过滤器层104b中的所述多个过滤器开口107各自具有多边形形状。所述多边形形状可为任何多边形，例如三角形、矩形、五边形、六边形等。所述多个过滤器开口107可排列成包括横跨图1的载体衬底开口101的列及行的阵列。颗粒过滤器106被配置成阻挡和/或移除从颗粒过滤器106的第一表面传送到颗粒过滤器106的相对的第二表面的空气中的颗粒(例如，通过过滤器开口107的形状/大小和/或颗粒过滤器层104b的材料)。
[0093]
在一些实施例中，每一过滤器开口107的一个或多个侧具有长度len，所述长度len可例如介于约3微米到约10微米的范围内。在一些实施例中，如果长度len小于约3微米，则可降低将空气从颗粒过滤器106的第一表面传送到颗粒过滤器106的相对的第二表面的能力，从而降低mems装置结构102的性能。在又一些实施例中，如果长度len大于约10微米，则可降低颗粒过滤器106阻挡和/或移除经过颗粒过滤器106的空气中的颗粒的能力。举例来说，颗粒过滤器开口107可大于颗粒，以使得颗粒可经过颗粒过滤器开口并对膜片(图1的110)的移动产生不利影响。
[0094]
参照图3，提供与图1的mems麦克风100的一些替代实施例对应的mems麦克风300的剖视图。
[0095]
在一些实施例中，颗粒过滤器层104b包括下部颗粒过滤器层302、中间颗粒过滤器层304及上部颗粒过滤器层306。下部颗粒过滤器层302可例如为或包含硅(silicon)、氮化物(nitride)、氮化硅(silicon nitride)等，和/或具有介于约0.2微米到约1微米的范围内的厚度。中间颗粒过滤器层304可例如为或包含多晶硅(polysilicon)、未经掺杂的多晶硅(un-doped polysilicon)等，和/或具有介于约0.2微米到约1微米的范围内的厚度。上部颗粒过滤器层306可例如为或包含硅、氮化物、氮化硅等，和/或具有介于约0.2微米到约1微米的范围内的厚度。在一些实施例中，颗粒过滤器层104b内的层可各自具有实质上相同的厚度。在又一些实施例中，下部颗粒过滤器层302与上部颗粒过滤器层306可包含相同的材料(例如，氮化硅)。在一些实施例中，包括设置在两个氮化硅层(例如，下部颗粒过滤器层302与上部颗粒过滤器层306)之间的多晶硅层(例如，中间颗粒过滤器层304)的颗粒过滤器层104b将减少在颗粒过滤器106上诱发的应力，从而增加颗粒过滤器106的结构完整性及可靠性。
[0096]
参照图4，提供集成芯片400的一些实施例的剖视图，集成芯片400的所述一些实施例包括打线结合到互补金属氧化物半导体(cmos)集成电路(ic)管芯402的图1的mems麦克风100的一些替代实施例。
[0097]
集成芯片400包括mems麦克风100，mems麦克风100在横向上邻近cmos ic管芯402且设置在空腔403内。在一些实施例中，mems麦克风100的mems衬底111包括被配置成增加
mems麦克风100的结构完整性的支柱结构420。在一些实施例中，cmos ic管芯402可为应用专用集成电路(asic)。在一些实施例中，空腔403由封装401的内侧壁界定。封装401包括前侧结构401a及外壳结构(enclosure structure)401b。cmos ic管芯402及mems麦克风100设置在前侧结构401a上。在一些实施例中，封装401的开口(即入口)可为mems麦克风100的载体衬底开口101，以使得任何进入或离开空腔403的空气都经过颗粒过滤器106。
[0098]
cmos ic管芯402包括上覆在cmos衬底410上的后段制程的(back-end-of-line，beol)金属化堆叠412。层间介电(ild)结构413上覆在cmos衬底410上。cmos衬底410及ild结构413包括例如晶体管408等电子组件和/或例如一个或多个电容器、电阻器、电感器或二极管等其他电气组件(未示出)。cmos衬底410可例如为或包括块状半导体衬底或绝缘体上覆硅(silicon-on-insulator，soi)衬底。beol金属化堆叠412包括ild结构413、内连线416及内连通孔414。ild结构413可包括一个或多个堆叠的ild层，所述一个或多个堆叠的ild层分别包含低介电常数(low-k)电介质(即介电常数小于约3.9的介电材料)及氧化物等。内连通孔414及内连线416可例如分别为或包含导电材料，例如铝、铜、钨等。
[0099]
在每一电接触件114、116、118之上设置有焊料球404。焊料球404为多条结合配线406提供接触点。在内连线416的顶层上上覆有结合焊盘418，且结合焊盘418为结合配线406提供打线结合位置。晶体管408通过beol金属化堆叠412、结合配线406及结合焊盘418电耦合到电接触件114、116、118。晶体管408可被配置成从第一背板108、第二背板112、和/或膜片110接收信号。
[0100]
图5到图11示出根据本公开的形成具有颗粒过滤器的mems麦克风的第一方法的一些实施例的剖视图500到剖视图1100。尽管参照方法阐述图5到图11中所示的剖视图500到剖视图1100，然而应理解，图5到图11中所示的结构并非仅限于所述方法，而是可单独地独立于所述方法。此外，尽管图5到图11被阐述为一系列动作，然而应理解，这些动作并不限制在其他实施例中可改变的动作的次序，且所公开的方法也适用于其他结构。在其他实施例中，可全部或部分地省略示出和/或阐述的一些动作。
[0101]
如图5的剖视图500中所示，提供载体衬底103。在一些实施例中，载体衬底103可为例如块状(bulk)衬底(例如块状硅衬底)、绝缘体上覆硅(soi)衬底、或一些其他合适的衬底，和/或可具有介于近似250微米到近似725微米的范围内的初始厚度t
i
。在载体衬底103之上形成过滤器堆叠104。过滤器堆叠104包括下部介电层104a、颗粒过滤器层104b及上部介电层104c。在一些实施例中，形成过滤器堆叠104的工艺包括：在载体衬底103之上沉积下部介电层104a且随后执行第一退火工艺；在下部介电层104a之上沉积颗粒过滤器层104b且随后执行第二退火工艺；以及在颗粒过滤器层104b之上沉积上部介电层104c且随后执行第三退火工艺。在一些实施例中，前述过滤器堆叠104的层可分别例如通过化学气相沉积(chemical vapor deposition，cvd)、物理气相沉积(physical vapor deposition，pvd)、原子层沉积(atomic layer deposition，ald)、热氧化、或另一种合适的沉积工艺来沉积和/或生长。
[0102]
在一些实施例中，下部介电层104a可例如为或包含氧化物(例如二氧化硅)或另一种介电材料，下部介电层104a被形成介于约0.5微米到约10微米的范围内的厚度。在一些实施例中，颗粒过滤器层104b可例如为或包含氮化物(例如氮化硅)等，颗粒过滤器层104b被形成介于约0.1微米到约3微米的范围内的厚度。在一些实施例中，上部介电层104c可例如
为或包含氧化物(例如二氧化硅)或另一种介电材料，上部介电层104c被形成介于约0.5微米到约10微米的范围内的厚度。在又一些实施例中，下部介电层104a与上部介电层104c可为或包含相同的材料且具有近似相同的厚度。
[0103]
同样如图5中所示，对过滤器堆叠104进行刻蚀，从而界定多个过滤器开口107及颗粒过滤器106。在一些实施例中，刻蚀工艺包括：在上部介电层104c之上形成掩蔽层(未示出)；将上部介电层104c的未被掩蔽的区暴露到一种或多种刻蚀剂；以及执行移除工艺以移除掩蔽层。
[0104]
载体衬底103、上部介电层104c及下部介电层104a各自在随后的处理步骤期间为颗粒过滤器106和/或颗粒过滤器层104b提供结构支撑。这会部分地减少和/或消除制作期间对颗粒过滤器层104b和/或颗粒过滤器106的损坏。
[0105]
如图6的剖视图600中所示，提供mems衬底111，且随后将mems衬底111结合到上部介电层104c。在一些实施例中，结合工艺可例如为熔合结合工艺、或另一种合适的结合工艺。在一些实施例中，mems衬底111可为例如块状衬底(例如块状硅衬底)、绝缘体上覆硅(soi)衬底或具有初始厚度t
r
的一些其他合适的衬底。在执行结合工艺之后，对mems衬底111执行薄化工艺，以将mems衬底111的初始厚度t
r
减小到厚度t
ms
。在一些实施例中，厚度t
ms
介于约10微米到约200微米的范围内。在一些实施例中，薄化工艺通过机械研磨工艺、化学机械抛光(chemical mechanical polish，cmp)、一些其它薄化工艺、或前述工艺的任意组合来执行。举例来说，薄化工艺可完全通过机械研磨工艺来执行。
[0106]
如图7的剖视图700中所示，在mems衬底111之上形成mems装置结构102。mems装置结构102包括导电线124、导通孔122、层间介电(ild)结构120、第一背板108、第二背板112以及设置在第一背板108与第二背板112之间的膜片110。ild结构120可为一个或多个介电层。所述一个或多个介电层可例如为或包含氧化物(例如二氧化硅)、或另一种合适的介电材料。在一些实施例中，形成mems装置结构102的工艺包括：通过单镶嵌工艺形成导通孔122的最底层；以及随后通过单镶嵌工艺(single damascene process)形成导电线124的最底层。此外，在一些实施例中，所述工艺包括通过重复执行双镶嵌工艺(dual damascene process)来形成导通孔122的剩余的层及导电线124的剩余的层。另外，第一背板108、第二背板112及膜片110可在导电线124的对应的层的双镶嵌工艺或单镶嵌工艺期间形成。举例来说，第一背板108可与用于形成导电线124的最底层的单镶嵌工艺同时形成。在另一实例中，第一背板108、第二背板112及膜片110可各自通过对多晶硅的层进行沉积(例如，通过cvd、pvd、或另一种合适的沉积工艺)、根据掩蔽层(未示出)将多晶硅的层图案化、以及执行移除工艺以移除掩蔽层来形成。
[0107]
在一些实施例中，单镶嵌工艺包括以下步骤：沉积介电层；将介电层图案化成具有用于单层导电特征(例如，一层通孔、导线、背板和/或膜片)的开口；以及用导电材料(例如，多晶硅)填充开口以形成单层导电特征。介电层可例如与ild结构120中的所述一个或多个介电层对应。在一些实施例中，双镶嵌工艺包括以下步骤：沉积介电层；将介电层图案化成具有用于两层导电特征(例如，一层通孔及一层导线、背板和/或膜片)的开口；以及用导电材料(例如，多晶硅)填充开口以形成所述两层导电特征。在一些实施例中，导电线124、导通孔122、第一背板108、第二背板112及膜片110可例如分别包含多晶硅或另一种合适的导电材料。
[0108]
同样如图7中所示，形成mems装置结构102的工艺还包括形成电接触件114、116、118。在一些实施例中，形成前述电接触件的工艺包括：在ild结构120之上形成掩蔽层(未示出)；根据掩蔽层将ild结构120图案化；以及在ild结构120之上沉积电接触件114、116、118。前述电接触件可例如通过无电镀覆、溅镀、电镀或另一种合适的沉积工艺来沉积和/或生长。在一些实施例中，电接触件114、116、118可例如分别为或包含金、镍等。
[0109]
如图8的剖视图800中所示，对载体衬底103执行薄化工艺，以将载体衬底103的初始厚度t
i
减小到厚度t
cs
。在一些实施例中，厚度t
cs
介于约200微米到约400微米的范围内。在一些实施例中，薄化工艺通过机械研磨工艺、化学机械抛光(cmp)、一些其它薄化工艺、或前述工艺的任意组合来执行。举例来说，薄化工艺可完全通过机械研磨工艺来执行。在执行薄化工艺之后，在载体衬底103的底表面上形成下部掩蔽层802且在ild结构120之上形成上部掩蔽层804。在一些实施例中，下部掩蔽层802和/或上部掩蔽层804可例如分别为或包括光刻胶、硬掩模层等。下部掩蔽层802及上部掩蔽层804分别具有界定多个开口的多个侧壁。
[0110]
如图9的剖视图900中所示，根据下部掩蔽层802，对载体衬底103及mems衬底111执行第一图案化工艺。在一些实施例中，第一图案化工艺包括执行干式刻蚀工艺，例如等离子体刻蚀工艺和/或深反应离子刻蚀(deep reactive-ion etch，drie)工艺。第一图案化工艺在颗粒过滤器106正下方界定载体衬底开口101。另外，第一图案化工艺从mems衬底111界定多个支柱902。在一些实施例中，在第一图案化工艺之后，mems衬底111包括与颗粒过滤器106的所述多个过滤器开口107的形状对应的多个开口。
[0111]
如图10的剖视图1000中所示，根据下部掩蔽层802，对载体衬底103及mems衬底111执行第二图案化工艺。在一些实施例中，第二图案化工艺包括执行湿式刻蚀工艺(例如，各向同性刻蚀工艺)和/或干式刻蚀工艺。第二图案化工艺可包括将载体衬底103和/或mems衬底111暴露到一种或多种刻蚀剂，例如(举例来说)二氟化氙(xenon difluoride，xef2)。第二图案化工艺移除所述多个支柱(图9的902)，且扩展载体衬底开口101。
[0112]
如图11的剖视图1100中所示，根据下部掩蔽层(图10的802)及上部掩蔽层(图10的804)，对图10的结构执行第三图案化工艺。在一些实施例中，第三图案化工艺包括执行湿式刻蚀工艺。在一些实施例中，第三图案化工艺包括将图10的结构暴露到一种或多种刻蚀剂。第三图案化工艺移除ild结构120的一部分，从而界定空气体积空间113。此外，第三图案化工艺从颗粒过滤器106的底表面移除下部介电层104a，且从颗粒过滤器106的顶表面移除上部介电层104c。在执行第三图案化工艺之后，执行移除工艺以移除下部掩蔽层及上部掩蔽层(图10的802、804)。
[0113]
图12示出根据一些实施例的形成具有颗粒过滤器的mems麦克风的第一方法1200。尽管第一方法1200被示出和/或阐述为一系列动作或事件，然而应理解，所述方法并非仅限于所示次序或动作。因此，在一些实施例中，所述动作可以与所示不同的次序施行和/或可同时施行。此外，在一些实施例中，所示的动作或事件可被细分为多个动作或事件，所述多个动作或事件可在单独的时间施行或者与其他动作或子动作同时施行。在一些实施例中，可省略一些示出的动作或事件，且可包括其他未示出的动作或事件。
[0114]
在动作1202处，提供载体衬底。图5示出与动作1202的一些实施例对应的剖视图500。
[0115]
在动作1204处，在载体衬底之上形成过滤器堆叠。过滤器堆叠包括上部介电层、颗
粒过滤器层及下部介电层，颗粒过滤器层设置在上部介电层与下部介电层之间。图5示出与动作1204的一些实施例对应的剖视图500。
[0116]
在动作1206处，对过滤器堆叠执行刻蚀工艺，从而在颗粒过滤器层中界定颗粒过滤器。图5示出与动作1206的一些实施例对应的剖视图500。
[0117]
在动作1208处，将mems衬底结合到上部介电层。图6示出与动作1208的一些实施例对应的剖视图600。
[0118]
在动作1210处，在mems衬底之上形成mems结构。mems结构包括第一背板、第二背板及设置在第一背板与第二背板之间的膜片。图7示出与动作1210的一些实施例对应的剖视图700。
[0119]
在动作1212处，对载体衬底及mems衬底执行干式刻蚀工艺，从而在载体衬底中界定开口且在mems衬底中界定支柱。图9示出与动作1212的一些实施例对应的剖视图900。
[0120]
在动作1214处，对载体衬底及mems衬底执行湿式刻蚀工艺，从而扩展载体衬底中的开口并移除支柱。图10示出与动作1214的一些实施例对应的剖视图1000。
[0121]
在动作1216处，对mems结构及过滤器堆叠执行刻蚀工艺，从而在第一背板、第二背板及膜片周围界定空气体积空间。刻蚀工艺从颗粒过滤器移除上部介电层及下部介电层。图11示出与动作1216的一些实施例对应的剖视图1100。
[0122]
图13到图20示出根据本公开的形成具有颗粒过滤器的mems麦克风的第二方法的一些实施例的剖视图1300到剖视图2000。尽管参照方法阐述图13到图20中所示的剖视图1300到剖视图2000，然而应理解，图13到图20中所示的结构并非仅限于所述方法，而是可单独地独立于所述方法。此外，尽管图13到图20被阐述为一系列动作，然而应理解，这些动作并不限制在其他实施例中可改变的动作的次序，且所公开的方法也适用于其他结构。在其他实施例中，可全部或部分地省略示出和/或阐述的一些动作。
[0123]
如图13的剖视图1300中所示，提供载体衬底103。在一些实施例中，载体衬底103可为例如块状衬底(例如块状硅衬底)、绝缘体上覆硅(soi)衬底或一些其他合适的衬底，和/或可具有介于近似250微米到近似725微米的范围内的初始厚度t
i
。在载体衬底103之上形成过滤器堆叠104。过滤器堆叠104包括下部介电层104a、颗粒过滤器层104b及上部介电层104c。在一些实施例中，形成过滤器堆叠104的工艺包括：在载体衬底103之上沉积下部介电层104a且随后执行第一退火工艺；在下部介电层104a之上沉积颗粒过滤器层104b且随后执行第二退火工艺；以及在颗粒过滤器层104b之上沉积上部介电层104c且随后执行第三退火工艺。在一些实施例中，前述过滤器堆叠104的层可分别例如通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、热氧化、或另一种合适的沉积工艺来沉积和/或生长。在一些实施例中，下部介电层104a可例如为或包含氧化物(例如二氧化硅)或另一种介电材料，下部介电层104a被形成介于约0.5微米到约10微米的范围内的厚度。在一些实施例中，颗粒过滤器层104b可例如为或包含氮化物(例如氮化硅)等，颗粒过滤器层104b被形成介于约0.1微米到约3微米的范围内的厚度。在一些实施例中，上部介电层104c可例如为或包含氧化物(例如二氧化硅)或另一种介电材料，上部介电层104c被形成介于约0.5微米到约10微米的范围内的厚度。在又一些实施例中，下部介电层104a与上部介电层104c可为或包含相同的材料且具有近似相同的厚度。
[0124]
如图14的剖视图1400中所示，提供mems衬底111，且随后将mems衬底111结合到上
部介电层104c。在一些实施例中，结合工艺可例如为熔合结合工艺、或另一种合适的结合工艺。在一些实施例中，mems衬底111可为例如块状衬底(例如块状硅衬底)、绝缘体上覆硅(soi)衬底或具有初始厚度t
r
的一些其他合适的衬底。在执行结合工艺之后，对mems衬底111执行薄化工艺，以将mems衬底111的初始厚度t
r
减小到厚度t
ms
。在一些实施例中，厚度t
ms
介于约10微米到约200微米的范围内。在一些实施例中，薄化工艺通过机械研磨工艺、化学机械抛光(cmp)、一些其它薄化工艺、或前述工艺的任意组合来执行。举例来说，薄化工艺可完全通过机械研磨工艺来执行。
[0125]
如图15的剖视图1500中所示，在mems衬底111之上形成mems装置结构102。mems装置结构102包括导电线124、导通孔122、层间介电(ild)结构120、第一背板108、第二背板112及设置在第一背板108与第二背板112之间的膜片110。ild结构120可为一个或多个介电层。在一些实施例中，mems装置结构102是如图7中所示和/或所述来形成。
[0126]
如图16的剖视图1600中所示，对载体衬底103执行薄化工艺，以将载体衬底103的初始厚度t
i
减小到厚度t
cs
。在一些实施例中，厚度t
cs
介于约200微米到约400微米的范围内。在一些实施例中，薄化工艺通过机械研磨工艺、化学机械抛光(cmp)、一些其它薄化工艺、或前述工艺的任意组合来执行。举例来说，薄化工艺可完全通过机械研磨工艺来执行。在执行薄化工艺之后，在载体衬底103的底表面上形成下部掩蔽层802且在ild结构120之上形成上部掩蔽层804。在一些实施例中，下部掩蔽层802和/或上部掩蔽层804可例如分别为或包括光刻胶、硬掩模层等。下部掩蔽层802及上部掩蔽层804分别具有界定多个开口的多个侧壁。
[0127]
如图17的剖视图1700中所示，根据下部掩蔽层802，对载体衬底103执行第一图案化工艺。在一些实施例中，第一图案化工艺包括执行干式刻蚀工艺，例如等离子体刻蚀工艺和/或深反应离子刻蚀(drie)工艺。第一图案化工艺在过滤器堆叠104正下方界定载体衬底开口101且暴露出下部介电层104a的底表面。在又一些实施例中，在执行第一图案化工艺之后，执行移除工艺以移除下部掩蔽层802(未示出)。
[0128]
如图18的剖视图1800中所示，在载体衬底103以及下部介电层104a的底表面之上形成另一下部掩蔽层1802。在一些实施例中，另一下部掩蔽层1802保护载体衬底103免受随后的刻蚀工艺的影响。在形成所述另一下部掩蔽层1802之后，对过滤器堆叠104及mems衬底111执行第二图案化工艺。这会部分地在mems衬底111中界定多个支柱902且在颗粒过滤器层104b中界定颗粒过滤器106。在一些实施例中，第二图案化工艺包括对过滤器堆叠104执行第一干式刻蚀工艺，从而将过滤器堆叠104的未被掩蔽的部分暴露到一种或多种第一刻蚀剂。第二图案化工艺还包括对mems衬底111执行第二干式刻蚀工艺，从而将mems衬底的未被掩蔽的部分暴露到一种或多种第二刻蚀剂。在一些实施例中，所述一种或多种第一刻蚀剂与所述一种或多种第二刻蚀剂不同。此外，第一干式刻蚀工艺界定颗粒过滤器106的所述多个过滤器开口107。
[0129]
如图19的剖视图1900中所示，对mems衬底111执行第三图案化工艺。在一些实施例中，第三图案化工艺包括执行湿式刻蚀工艺(例如各向同性刻蚀工艺)和/或干式刻蚀工艺。第三图案化工艺可包括将mems衬底111暴露到一种或多种刻蚀剂，例如(举例来说)二氟化氙(xef2)。第三图案化工艺移除所述多个支柱(图18的902)。
[0130]
如图20的剖视图2000中所示，对图19的结构执行第四图案化工艺。在一些实施例中，第四图案化工艺包括执行湿式刻蚀工艺以及将图19的结构暴露到一种或多种刻蚀剂。
第四图案化工艺移除ild结构120的一部分，从而界定空气体积空间113。此外，第四图案化工艺从颗粒过滤器106的底表面移除下部介电层104a且从颗粒过滤器106的顶表面移除上部介电层104c。在执行第四图案化工艺之后，执行移除工艺以移除上部掩蔽层(图19的804)以及另一下部掩蔽层(图19的1802)。
[0131]
图21示出根据一些实施例的形成具有颗粒过滤器的mems麦克风的第二方法2100。尽管第二方法2100被示出和/或阐述为一系列动作或事件，然而应理解，所述方法并非仅限于所示次序或动作。因此，在一些实施例中，所述动作可以与所示不同的次序施行和/或可同时施行。此外，在一些实施例中，所示的动作或事件可被细分为多个动作或事件，所述多个动作或事件可在单独的时间施行或者与其他动作或子动作同时施行。在一些实施例中，可省略一些示出的动作或事件，且可包括其他未示出的动作或事件。
[0132]
在动作2102处，提供载体衬底。图13示出与动作2102的一些实施例对应的剖视图1300。
[0133]
在动作2104处，在载体衬底之上形成过滤器堆叠。过滤器堆叠包括上部介电层、颗粒过滤器层及下部介电层，颗粒过滤器层设置在上部介电层与下部介电层之间。图13示出与动作2104的一些实施例对应的剖视图1300。
[0134]
在动作2106处，将mems衬底结合到上部介电层。图14示出与动作2106的一些实施例对应的剖视图1400。
[0135]
在动作2108处，在mems衬底之上形成mems结构。mems结构包括第一背板、第二背板及设置在第一背板与第二背板之间的膜片。图15示出与动作2108的一些实施例对应的剖视图1500。
[0136]
在动作2110处，对载体衬底执行干式刻蚀工艺，从而在载体衬底中界定开口且暴露出下部介电层的底表面。图17示出与动作2110的一些实施例对应的剖视图1700。
[0137]
在动作2112处，对mems衬底及过滤器堆叠执行干式刻蚀工艺，从而在颗粒过滤器层中界定颗粒过滤器，且在mems衬底中界定多个支柱。图18示出与动作2112的一些实施例对应的剖视图1800。
[0138]
在动作2114处，对mems衬底执行湿式刻蚀工艺，从而移除所述多个支柱。图19示出与动作2114的一些实施例对应的剖视图1900。
[0139]
在动作2116处，对mems结构及过滤器堆叠执行刻蚀工艺，从而在第一背板、第二背板及膜片周围界定空气体积空间。刻蚀工艺从颗粒过滤器移除上部介电层及下部介电层。图20示出与动作2116的一些实施例对应的剖视图2000。
[0140]
图22到图29示出根据本公开的形成具有颗粒过滤器的mems麦克风的第三方法的一些实施例的剖视图2200到剖视图2900。尽管参照方法阐述图22到图29中所示的剖视图2200到剖视图2900，然而应理解，图22到图29中所示的结构并非仅限于所述方法，而是可单独地独立于所述方法。此外，尽管图22到图29被阐述为一系列动作，然而应理解，这些动作并不限制在其他实施例中可改变的动作的次序，且所公开的方法也适用于其他结构。在其他实施例中，可全部或部分地省略示出和/或阐述的一些动作。
[0141]
如图22的剖视图2200中所示，提供mems衬底111且在mems衬底111之上形成mems装置结构102。mems装置结构102包括导电线124、导通孔122、电接触件114、116、118、层间介电(ild)结构120、第一背板108、第二背板112以及设置在第一背板108与第二背板112之间的
膜片110。在一些实施例中，mems装置结构102是如图7中所示和/或所述来形成。mems衬底111可为例如块状衬底(例如块状硅衬底)、绝缘体上覆硅(soi)衬底、或具有初始厚度t
r
的一些其他合适的衬底。
[0142]
如图23的剖视图2300中所示，将粘合剂结合层2302及牺牲衬底2304结合到mems装置结构102的ild结构120。在一些实施例中，结合工艺为熔合结合工艺、或者另一种合适的结合工艺，和/或可包括达到介于200摄氏度到300摄氏度的范围内的最高温度。牺牲衬底2304被配置成在随后的处理步骤(例如，图24的薄化工艺和/或图26的结合工艺)期间增加mems装置结构102和/或mems衬底111的结构完整性。
[0143]
如图24的剖视图2400中所示，对mems衬底111执行薄化工艺，以将mems衬底111的初始厚度t
r
减小到厚度t
ms
。在一些实施例中，厚度t
ms
介于约10微米到约200微米的范围内。在一些实施例中，薄化工艺通过机械研磨工艺、化学机械抛光(cmp)、一些其它薄化工艺、或前述工艺的任意组合来执行。举例来说，薄化工艺可完全通过机械研磨工艺来执行。在执行薄化工艺之后，将mems衬底111图案化以在mems衬底111中界定多个支柱2402。在一些实施例中，图案化工艺包括：在mems衬底111(未示出)的后表面之上形成掩蔽层；将mems衬底111的未被掩蔽的区暴露到一种或多种刻蚀剂，从而界定支柱2402；以及执行移除工艺以移除掩蔽层。所述多个支柱2402被配置成在后续处理步骤(例如，图26的结合工艺)期间进一步增加mems衬底111的结构完整性。
[0144]
如图25的剖视图2500中所示，提供载体衬底103。在一些实施例中，载体衬底103可为例如块状衬底(例如块状硅衬底)、绝缘体上覆硅(soi)衬底、或一些其他合适的衬底，和/或可具有介于近似250到近似725微米的范围内的初始厚度t
i
。在载体衬底103之上形成过滤器堆叠104。过滤器堆叠104包括下部介电层104a、颗粒过滤器层104b及上部介电层104c。在一些实施例中，过滤器堆叠104是如图5中所示和/或所述来形成。
[0145]
同样如图25中所示，对过滤器堆叠104进行刻蚀，从而界定多个过滤器开口107及颗粒过滤器106。在一些实施例中，刻蚀工艺包括：在上部介电层104c之上形成掩蔽层(未示出)；将上部介电层104c的未被掩蔽的区暴露到一种或多种刻蚀剂；以及执行移除工艺以移除掩蔽层。
[0146]
如图26的剖视图2600中所示，将mems衬底111结合到上部介电层104c。在一些实施例中，结合工艺可例如为熔合结合工艺、或者另一种合适的结合工艺。在执行结合工艺之后，对载体衬底103执行薄化工艺，以将载体衬底103的初始厚度t
i
减小到厚度t
cs
。在一些实施例中，厚度t
cs
介于约200微米到约400微米的范围内。在一些实施例中，薄化工艺通过机械研磨工艺、化学机械抛光(cmp)、一些其它薄化工艺、或前述工艺的任意组合来执行。举例来说，薄化工艺可完全通过机械研磨工艺来执行。
[0147]
如图27的剖视图2700中所示，粘合剂结合层(图26的2302)及牺牲衬底(图26的2304)与mems装置结构102分隔开(与ild结构120脱离结合(de-bond))。在分隔工艺之后，在载体衬底103的底表面上形成下部掩蔽层802且在ild结构120之上形成上部掩蔽层804。在一些实施例中，下部掩蔽层802和/或上部掩蔽层804可例如分别为或包括光刻胶、硬掩模层等。下部掩蔽层802及上部掩蔽层804分别具有界定多个开口的多个侧壁。
[0148]
如图28的剖视图2800中所示，根据下部掩蔽层802，对载体衬底103执行第一图案化工艺。在一些实施例中，第一图案化工艺包括执行干式刻蚀工艺，例如等离子体刻蚀工艺
和/或深反应离子刻蚀(drie)工艺。第一图案化工艺在颗粒过滤器106正下方界定载体衬底开口101。
[0149]
同样如图28中所示，在第一图案化工艺之后，根据下部掩蔽层802对载体衬底103及mems衬底111执行第二图案化工艺。在一些实施例中，第二图案化工艺包括执行湿式刻蚀工艺(例如各向同性刻蚀工艺)和/或干式刻蚀工艺。第二图案化工艺可包括将载体衬底103和/或mems衬底111暴露到一种或多种刻蚀剂，例如(举例来说)二氟化氙(xef2)。第二图案化工艺移除所述多个支柱(图27的2402)，且可扩展载体衬底开口101的宽度。
[0150]
如图29的剖视图2900中所示，对图28的结构执行第三图案化工艺。在一些实施例中，第三图案化工艺包括执行湿式刻蚀工艺以及将图28的结构暴露到一种或多种刻蚀剂。第三图案化工艺移除ild结构120的一部分，从而界定空气体积空间113。此外，第四图案化工艺从颗粒过滤器106的底表面移除下部介电层104a，且从颗粒过滤器106的顶表面移除上部介电层104c。在执行第三图案化工艺之后，执行移除工艺以移除下部掩蔽层及上部掩蔽层(图28的802、804)。
[0151]
图30示出根据一些实施例的形成具有颗粒过滤器的mems麦克风的第三方法3000。尽管第三方法3000被示出和/或阐述为一系列动作或事件，然而应理解，所述方法并非仅限于所示次序或动作。因此，在一些实施例中，所述动作可以与所示不同的次序施行和/或可同时施行。此外，在一些实施例中，所示的动作或事件可被细分为多个动作或事件，所述多个动作或事件可在单独的时间施行或者与其他动作或子动作同时施行。在一些实施例中，可省略一些示出的动作或事件，且可包括其他未示出的动作或事件。
[0152]
在动作3002处，提供mems衬底。图22示出与动作3002的一些实施例对应的剖视图2200。
[0153]
在动作3004处，在mems衬底之上形成mems结构。mems结构包括第一背板、第二背板及设置在第一背板与第二背板之间的膜片。图22示出与动作3004的一些实施例对应的剖视图2200。
[0154]
在动作3006处，将牺牲衬底结合到mems结构。图23示出与动作3006的一些实施例对应的剖视图2300。
[0155]
在动作3008处，对mems衬底执行刻蚀工艺，从而在mems衬底中界定多个支柱。图24示出与动作3008的一些实施例对应的剖视图2400。
[0156]
在动作3010处，提供载体衬底且在载体衬底之上形成过滤器堆叠。过滤器堆叠包括上部介电层、颗粒过滤器层及下部介电层，颗粒过滤器层设置在上部介电层与下部介电层之间。图25示出与动作3010的一些实施例对应的剖视图2500。
[0157]
在动作3012处，对过滤器堆叠执行刻蚀工艺，从而在颗粒过滤器层中界定颗粒过滤器。图25示出与动作3012的一些实施例对应的剖视图2500。
[0158]
在动作3014处，将mems衬底结合到过滤器堆叠。图26示出与动作3014的一些实施例对应的剖视图2600。
[0159]
在动作3016处，对载体衬底执行薄化工艺。在薄化工艺之后，使牺牲衬底与mems结构脱离结合。图27示出与动作3016的一些实施例对应的剖视图2700。
[0160]
在动作3018处，对载体衬底执行干式刻蚀工艺，从而在颗粒过滤器正下方在载体衬底中界定开口。图28示出与动作3018的一些实施例对应的剖视图2800。
[0161]
在动作3020处，对mems衬底执行湿式刻蚀工艺，从而移除所述多个支柱。图28示出与动作3020的一些实施例对应的剖视图2800。
[0162]
在动作3022处，对mems结构及过滤器堆叠执行刻蚀工艺，从而在第一背板、第二背板及膜片周围界定空气体积空间。刻蚀工艺从颗粒过滤器移除上部介电层及下部介电层。图29示出与动作3022的一些实施例对应的剖视图2900。
[0163]
因此，在一些实施例中，本公开涉及简化具有颗粒过滤器的mems装置的制作以使得颗粒过滤器设置在mems衬底与载体衬底之间的多种方法。
[0164]
在一些实施例中，本申请提供一种麦克风，所述麦克风包括：微机电系统(mems)装置结构，上覆在微机电系统衬底上，其中所述微机电系统装置结构包括膜片，所述膜片具有界定膜片开口的相对的侧壁；载体衬底，位于所述微机电系统衬底之下，其中所述载体衬底具有界定载体衬底开口的相对的侧壁，所述载体衬底开口位于所述膜片开口之下；以及过滤器堆叠，夹置在所述载体衬底与所述微机电系统衬底之间，所述过滤器堆叠包括上部介电层、下部介电层及设置在所述上部介电层与所述下部介电层之间的颗粒过滤器层，其中所述颗粒过滤器层包括在所述载体衬底的所述相对的侧壁之间在横向上间隔开的颗粒过滤器。
[0165]
在一些实施例中，所述颗粒过滤器具有界定多个过滤器开口的多个相对的侧壁，其中所述多个过滤器开口在横向上位于所述载体衬底的所述相对的侧壁之间。在一些实施例中，所述颗粒过滤器层包含氮化硅，且其中所述上部介电层及所述下部介电层各自包含氧化物。在一些实施例中，所述颗粒过滤器层包括夹置在上部氮化硅层与下部氮化硅层之间的多晶硅层。在一些实施例中，所述颗粒过滤器层的厚度小于所述上部介电层的厚度且小于所述下部介电层的厚度。在一些实施例中，当从上方观察时，所述颗粒过滤器连续地环绕所述多个过滤器开口中的各别过滤器开口。在一些实施例中，所述颗粒过滤器的宽度小于所述载体衬底的所述相对的侧壁之间的距离。在一些实施例中，所述微机电系统衬底的厚度小于所述载体衬底的厚度。
[0166]
在一些实施例中，本申请提供一种微机电系统(mems)装置，所述微机电系统装置包括：微机电系统衬底，具有界定微机电系统开口的相对的侧壁；微机电系统结构，在垂直方向上位于所述微机电系统衬底之上，其中所述微机电系统结构包括第一背板及在垂直方向上与所述第一背板分隔开的膜片；载体衬底，位于所述微机电系统衬底之下，其中所述载体衬底具有界定载体衬底开口的相对的侧壁，其中所述载体衬底开口位于所述膜片及所述微机电系统开口之下；以及过滤器堆叠，设置在所述载体衬底与所述微机电系统衬底之间，其中所述过滤器堆叠包括颗粒过滤器层，所述颗粒过滤器层具有颗粒过滤器，其中所述颗粒过滤器包括多个过滤器开口，所述多个过滤器开口延伸穿过所述颗粒过滤器层且在横向上位于所述微机电系统衬底的所述相对的侧壁之间。
[0167]
在一些实施例中，所述过滤器堆叠还包括：上部介电层，设置在所述微机电系统衬底与所述颗粒过滤器层之间；下部介电层，设置在所述载体衬底与所述颗粒过滤器层之间，且其中所述颗粒过滤器层的外侧壁延伸超过所述上部介电层的外侧壁及所述下部介电层的外侧壁。在一些实施例中，所述上部介电层的所述外侧壁及所述下部介电层的所述外侧壁分别在朝向所述多个过滤器开口的方向上与所述颗粒过滤器层的所述外侧壁在横向上偏置开非零距离。在一些实施例中，所述上部介电层及所述下部介电层各自包含氧化物且
所述颗粒过滤器层包含氮化物。在一些实施例中，所述颗粒过滤器的所述多个过滤器开口是由第一氮化物层的侧壁、第二氮化物层的侧壁及设置在所述第一氮化物层与所述第二氮化物层之间的多晶硅层的侧壁界定。在一些实施例中，所述颗粒过滤器层的厚度小于所述微机电系统衬底的厚度，其中所述微机电系统衬底的厚度小于所述载体衬底的厚度。在一些实施例中，所述载体衬底在远离所述颗粒过滤器的方向上与所述颗粒过滤器层在横向上偏置开非零距离。在一些实施例中，当从上方观察时，所述多个过滤器开口是圆形的或椭圆形的。
[0168]
在一些实施例中，本申请提供一种制造微机电系统(mems)装置的方法，所述方法包括：在载体衬底之上形成过滤器堆叠，其中所述过滤器堆叠包括上部介电层、下部介电层、及设置在所述上部介电层与所述下部介电层之间的颗粒过滤器层；将所述过滤器堆叠图案化，以在所述颗粒过滤器层中界定颗粒过滤器，所述颗粒过滤器具有围绕多个过滤器开口连续地延伸的一个或多个表面；将微机电系统衬底结合到所述上部介电层；在所述微机电系统衬底之上形成微机电系统结构，所述微机电系统结构包括能够移动的膜片；将所述载体衬底图案化，以在所述载体衬底中界定载体衬底开口；将所述微机电系统衬底图案化，以在所述微机电系统衬底中界定微机电系统开口；以及对所述微机电系统结构及所述过滤器堆叠执行刻蚀工艺，其中所述刻蚀工艺从所述颗粒过滤器正上方及正下方移除所述上部介电层及所述下部介电层。
[0169]
在一些实施例中，所述颗粒过滤器是在将所述微机电系统衬底结合到所述上部介电层之前形成。在一些实施例中，所述颗粒过滤器是在界定所述载体衬底开口之后且在所述微机电系统衬底中界定所述微机电系统开口之前形成。在一些实施例中，所述微机电系统结构是在将所述微机电系统衬底结合到所述上部介电层之前形成在所述微机电系统衬底之上，且其中牺牲衬底是在将所述微机电系统衬底结合到所述上部介电层之前结合到所述微机电系统衬底。
[0170]
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。