一种稳定接收高速串行LVDS红外图像数据的方法与流程

本发明属于高速图像数据接口技术领域，涉及一种稳定接收高速串行lvds红外图像数据的方法。

背景技术：

红外焦平面探测器的面阵不断扩大，从线列到面阵数据量越来越大。为保证探测器读出电路的帧频，读出电路的通道数及采样率也在成倍增加。传统的采样电路设计中一般采用单通道并行adc对数据采样，这样需要多片adc对每个读出通道进行采样转换为并行数据，不仅造成电路板体积庞大，而且转换后的并行数据位过多对后端处理器引脚资源造成巨大挑战，这样不仅增加成本，而且不利于小型化设计。

为解决以上问题，目前已有方法采用多通道lvdsadc对高面阵探测器进行采样。但申请人发现，采用多通道lvdsadc时，还面临着如何有效稳定接收高速串行lvds信号问题：在使用多通道lvdsadc时，由于在高低温环境、逻辑资源紧张及差分信号pcb走线差异等情况下，串行lvds信号传输会出现传输时延的差异，导致接收端不能在各种情况下都稳定接收红外图像数据，具体表现为上一个图像数据的低位可能跑到下一个图像的高位，导致图像数据错误，无法显示正常图像。

技术实现要素：

为解决现有技术存在的问题，避免串行lvds数据接收过程的出现的字边界不对齐错误，本发明提出一种稳定接收高速串行lvds红外图像数据的方法，能够提高高低温环境下串行lvds逻辑接口适应性，保证红外图像数据的稳定性。

本发明的基本原理是：

对于高速串行lvdsadc输出的n路串行数据和2路伴随时钟，每路lvds数据信号经过fpga内部的两个级联的iserdes后，将串行数据转换为并行数据，此时字对齐的边界不确定，必会导致采样数据不正确。采用bitslip技术，结合对伴随时钟串并转换的结果，自适应调整并行数据的bit位，保证每次采样都在正确的字边界。该技术优势在于当伴随时钟aclk、lclk，串行比特数据在高低温环境下延迟发生变化、逻辑资源变多时，iserdes串并转换输出不是固定的顺序的并行数据，采用此自适应调整iserdes并行输出数据顺序的方法，可保证每次数据采样的正确性，使得在各种复杂环境下，红外图像输出稳定，保证成像质量。

本发明的技术方案为：

所述一种稳定接收高速串行lvds红外图像数据的方法，其特征在于：包括以下步骤：

步骤1：将探测器输出的红外图像信号经过模数转换后得到n路串行lvds红外图像数据，同时获取模数转换时得到的帧时钟信号aclk；再对n路串行lvds红外图像数据以及帧时钟信号aclk进行如下串并转换：

将每路串行lvds红外图像数据，以及帧时钟信号aclk分别输入到由两个8bitiserdes模块级联而成的iserdes模块，扩展为14bit并行数据；

步骤2：采用bitslip移位特征，通过以下过程对步骤1得到的14bit并行数据进行数据位移位：

对帧时钟信号aclk的14bit并行数据进行连续采样，若连续设定次数内的aclk并行数据全部为14’b11111110000000，则停止产生bitslip信号，停止移位，否则触发产生bitslip信号，使得每路级联的iserdes模块继续移位，直到满足停止移位条件；

步骤3：正常采样级联的iserdes模块输出的14bit并行红外图像数据。

进一步的优选方案，所述一种稳定接收高速串行lvds红外图像数据的方法，其特征在于：

步骤1中，将每路串行lvds红外图像数据，以及帧时钟信号aclk分别输入到由两个8bitiserdes模块级联而成的iserdes模块，扩展为14bit并行的数据的具体过程为：

将对探测器输出的红外图像信号进行模数转换时得到的比特时钟lclk输入到级联的iserdes模块中作为串转并时钟信号，对每路串行lvds红外图像数据以及帧时钟信号aclk进行串转并，得到14bit并行数据。

进一步的优选方案，所述一种稳定接收高速串行lvds红外图像数据的方法，其特征在于：

步骤2中，将帧时钟信号aclk的14bit并行数据输入到bitslip_adjust模块中，并进行连续采样，若连续3次的aclk并行数据全部为14’b11111110000000，则认为此时n路串行lvds数据串并转换正确，停止产生bitslip信号，停止移位，否则认为当前串并转换输出的14bit并行的红外图像数据不是在字的边界，触发产生bitslip信号，使得每路级联的iserdes模块继续移位，直到满足停止移位条件。

有益效果

本发明具有的优点和有益效果是：在消耗很少的逻辑资源条件下解决高速串行lvds数据接收不稳定问题，可自适应在恶劣的高低温等环境中，确保数据接收的稳定性，进而保证红外成像质量。本发明对于高速串行lvds数据接口具有通用性、实用性高、扩展性强等优点。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1：8路lvds数据接口逻辑实现框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

本实施例是在对1280*1024探测器开发过程中，所提出的自适应调整串并转换数据位的方法，可以有效解决高速串行lvds数据接收字边界不对齐的问题，特别是能够在高低温环境、逻辑资源紧张及差分信号pcb走线差异等情况下自适应调整串并转换后的比特位，为后端数据信号处理模块提供稳定的并行数据，保证了恶劣环境下图像质量不失真以及不出现数据错位的情况，对工程应用有很大的实用性和通用性。

如图1所示，对于8路高速串行lvds数据接口采用以下方法进行稳定接收：

步骤1：将探测器输出的红外图像信号经过模数转换后得到8路串行lvds红外图像数据，同时获取模数转换时得到的帧时钟信号aclk；再对8路串行lvds红外图像数据以及帧时钟信号aclk进行如下串并转换：

将每路串行lvds红外图像数据，以及帧时钟信号aclk分别输入到由两个8bitiserdes模块级联而成的iserdes模块，扩展为14bit并行数据，具体过程为：

将对探测器输出的红外图像信号进行模数转换时得到的比特时钟lclk输入到级联的iserdes模块中作为串转并时钟信号，对每路串行lvds红外图像数据以及帧时钟信号aclk进行串转并，得到14bit并行数据。

步骤2：采用bitslip移位特征，通过以下过程对步骤1得到的14bit并行数据进行数据位移位：

将帧时钟信号aclk的14bit并行数据输入到bitslip_adjust模块中，并进行连续采样，若连续3次的aclk并行数据全部为14’b11111110000000，则认为此时8路串行lvds数据串并转换正确，停止产生bitslip信号，停止移位，否则认为当前串并转换输出的14bit并行的红外图像数据不是在字的边界，触发产生bitslip信号，使得每路级联的iserdes模块继续移位，直到满足停止移位条件，即连续3次采集到的aclk并行数据为14’b11111110000000。

步骤3：此时用aclk正常采样级联的iserdes模块输出的14bit并行红外图像数据，保证了数据采样边界的稳定性。

采用上述这种判据进行数据比特移位，转换后的并行数据能够在高低温环境或者逻辑资源布线紧张的情况下稳定采样，确保数据接收的稳定性，进而保证红外成像质量。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。