一种节省硬件资源的VBO信号处理的方法、装置及终端与流程

本发明涉及vbo信号处理技术领域，更为具体来说，本发明为一种节省硬件资源的vbo信号处理的方法、装置及终端。

背景技术：

vbo信号是v-by-one信号的简称，vbo技术是一种面向图像信息传输的数字接口标准技术，由于vbo技术最大可支持4.0gbps高速信号传输以及其特有的编码方式能够有效避免传统的接收端数据与时钟之间存在的时滞问题，因而vbo技术已被广泛地应用于超高清液晶电视领域，进而使得超薄超窄电视成为可能。

在液晶显示终端控制板(tcon，timingcontroller)与主板之间握手成功后，进入显示通信的同时进行多通道的vbo信号的传输，对于任一通道的vbo信号，常规的方案是：对各通道的vbo信号分别进行缓存写入及分别读取，这种方式必须要依靠与各通道分别相对应的行缓冲区(linebuff)，从而在各个行缓冲区(linebuff)内基于各通道的vbo信号各自的解扰复位标志(be_sr)对vbo信号进行读写操作，进而完成对vbo信号的处理和接收。很明显，常规的方案中必须要使用大量的行缓冲区(linebuff)，而且行缓冲区的数量随着通道数量的增加而增加，所以这种依靠大量行缓冲区的方式和各通道独立进行信号读取的方式必然要占用大量的硬件资源，进而导致vbo信号处理过程的成本明显地增加。

因此，在对所有通道的vbo信号处理的过程中如何能够有效地减少硬件资源的使用，已经成为了本领域技术人员亟待解决的技术问题和始终研究的重点。

技术实现要素：

为解决常规的vbo信号处理方案存在的硬件资源占用过大的问题，本发明提供了一种节省硬件资源的vbo信号处理的方法、装置及终端，创新地提出了基于所有通道的vbo信号具有的相同解扰复位标志的方式对vbo信号进行读写的解决方案，能够优化对vbo信号的处理，从而能够彻底解决现有技术存在的硬件资源占用过大的问题。

为实现上述的技术目的，本发明具体提供了一种节省硬件资源的vbo信号处理的方法，该方法包括如下步骤；

获取分别通过各自的数据通道传输的且具有相同的解扰复位标志的多个vbo信号；

分别对各个vbo信号进行解析处理，从而解析出各个vbo信号的数据信号和控制信号，所述控制信号中包含有效数据选通信号；

从所有控制信号中选择一个控制信号作为同步信号，将该同步信号中包含的有效数据选通信号作为同步选通信号；

通过对所述同步选通信号进行延时处理的方式得到延迟选通信号，且延迟的时长为一个或多个vbo信号接收时钟周期；

基于所有vbo信号均具有的所述相同的解扰复位标志，在同步选通信号的控制下将所述数据信号和所述控制信号交替地写入第一寄存器和第二寄存器，所述第一寄存器和所述第二寄存器同步工作；

基于所有vbo信号均具有的所述相同的解扰复位标志，在延迟选通信号的控制下从所述第二寄存器和所述第一寄存器中交替地读取出所述数据信号和所述控制信号。

进一步地，对各个vbo信号进行解析处理的过程均包括如下步骤；

解串步骤，将已获取的串行vbo信号转换为并行vbo信号；

解码步骤，将所述并行vbo信号解码为可识别信号；

解扰码步骤，对所述可识别信号进行解扰码处理；

解包步骤，对经解扰码处理后的可识别信号进行解包处理，从而得到各个vbo信号的数据信号和控制信号。

进一步地，以信号接收时钟作为将所述数据信号和所述控制信号交替地写入第一寄存器和第二寄存器过程的工作时钟。

进一步地，以系统时钟作为从所述第二寄存器和所述第一寄存器中交替地读取出所述数据信号和所述控制信号过程的工作时钟。

进一步地，对各个vbo信号进行解析处理的过程中，所述控制信号中还包含场同步信号和行同步信号。

为实现上述的技术目的，本发明还提供了一种节省硬件资源的vbo信号处理的装置，该装置包括信号获取模块、信号解析模块、信号同步模块、延时处理模块、信号写入模块及信号读取模块；

所述信号获取模块，用于获取分别通过各自的数据通道传输的且具有相同的解扰复位标志的多个vbo信号；

所述信号解析模块，用于分别对各个vbo信号进行解析处理，从而解析出各个vbo信号的数据信号和控制信号；所述控制信号中包含有效数据选通信号；

所述信号同步模块，用于从所有控制信号中选择一个控制信号作为同步信号，以及用于将该同步信号中包含的有效数据选通信号作为同步选通信号；

所述延时处理模块，用于通过对所述同步选通信号进行延时处理的方式得到延迟选通信号；其中，延迟的时长为一个或多个vbo信号接收时钟周期；

所述信号写入模块，用于基于所有vbo信号均具有的所述相同的解扰复位标志在同步选通信号的控制下将所述数据信号和所述控制信号交替地写入第一寄存器和第二寄存器；且第一寄存器和第二寄存器同步工作；

所述信号读取模块，用于基于所有vbo信号均具有的所述相同的解扰复位标志在延迟选通信号的控制下从所述第二寄存器和所述第一寄存器中交替地读取出所述数据信号和所述控制信号。

进一步地，所述信号解析模块包括解串模块、解码模块、解扰码模块及解包模块；

所述解串模块，用于将已获取的串行vbo信号转换为并行vbo信号；

所述解码模块，用于将所述并行vbo信号解码为可识别信号；

所述解扰码模块，用于对所述可识别信号进行解扰码处理；

所述解包模块，用于对经解扰码处理后的可识别信号进行解包处理，从而得到各个vbo信号的数据信号和控制信号。

进一步地，所述信号写入模块，用于以信号接收时钟作为将所述数据信号和所述控制信号交替地写入第一寄存器和第二寄存器过程的工作时钟。

进一步地，所述信号读取模块，用于以系统时钟作为从所述第二寄存器和所述第一寄存器中交替地读取出所述数据信号和所述控制信号过程的工作时钟。

为实现上述技术目的，本发明还提供了一种终端，该终端为液晶显示终端，而且该终端包括上述任一所述的节省硬件资源的vbo信号处理的装置。

本发明的有益效果为：

本发明创新地令各通道的vbo信号均采用相同的解扰复位标志，在同步选通信号和延迟选通信号的控制下，基于相同的解扰复位标志通过交替地对第一寄存器和第二寄存器写入和读出解析处理后的信号的方式实现对所有通道vbo信号的同步，从而达到了减少行缓冲区、避免过多的硬件资源使用等技术目的，进而显著降低液晶显示设备的成本。

基于相同解扰复位标志和双寄存器读取的vbo信号处理方案，本发明能够大量地减少行缓冲区，在完成vbo信号处理的基础上节省了大量的硬件资源，以能够彻底解决现有技术存在的硬件资源浪费问题。

本发明能够在提高vbo信号传输的准确性和可靠性的前提下显著降低硬件复杂度和简化软件设计逻辑，适用于液晶电视等大屏幕液晶显示终端的驱动，具有广阔的市场应用前景，适于大面积推广和运用。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对各个实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明下面具体描述中的这些附图获得其他的附图。

图1为节省硬件资源的vbo信号处理的方法的流程示意图。

图2为液晶显示终端控制板内部主体框架结构示意图。

图3为vbo信号读写操作原理示意图。

图4为vbo信号处理的装置的工作时序示意图。

图5为vbo信号的整体传输架构示意图。

图6为vbo信号传输链路的内部主体框架示意图。

具体实施方式

下面结合说明书附图对本发明各个实施例提供的一种节省硬件资源的vbo信号处理的方法、装置及终端的技术方案进行清楚、完整地描述，显然地，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，所以不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能将其理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或隐含地包括一个或者更多个特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，“示例性”一词用来表示“用作例子、例证或说明”。本发明中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，本发明为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，即使在不使用这些特定细节的情况下也可以实现本发明。在其它的实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是应与符合本发明所公开的原理和特征的最广范围相一致。

实施例一：

面对现有vbo信号处理方案采用与各独立数据通道(lane)对应的大量的行缓冲区(linebuff)造成的硬件资源消耗严重、硬件资源被大量地用于vbo信号处理上、性能难以得到充分发挥以及成本较高的问题。本实施例具体提供了一种节省硬件资源的vbo信号处理的方法，在将同一解扰复位标志作为后续信号读写处理基础的前提下，通过对双寄存器交叉写入和读出的方式完成不同通道vbo信号的同步，从而达到在避免使用大量的行缓冲区(linebuff)的前提下能够完成对多通道vbo信号的处理。

请参阅图1，图1为节省硬件资源的vbo信号处理的方法的流程示意图，该方法是一种节省硬件资源的vbo信号rx(即receive，接收)的实现方式，能够避免大量的行缓冲区的使用，只需要两个同步的寄存器组即可完成对vbo信号的准确读写操作；具体地，该方法可包括如下的步骤10～步骤60。

步骤10，获取分别通过各自的数据通道(lane)传输的且具有相同的解扰复位标志的多个vbo信号，即所有数据通道(lane)共用一个解扰复位标志(be_sr)；请参阅图5，图5为vbo信号的整体传输架构示意图。

步骤20，分别对各个vbo信号进行解析处理，从而解析出各个vbo信号的数据信号和控制信号，控制信号中包含有效数据选通信号，对各个vbo信号进行解析处理的过程中，控制信号中往往还包含场同步信号(vs)和行同步信号(hs)等。本实施例中，对各个vbo信号进行解析处理的过程均包括如下四个步骤，请结合图1的同时参阅图2，图2为液晶显示终端控制板内部主体框架结构示意图。

解串(deserializer)步骤，将已获取的串行vbo信号转换为并行vbo信号，在本实施例中，将速率为n*y的串行数据转变成为y的n位宽的并行数据；如图6所示，该步骤是串行化(serializer)的逆过程。

解码(decoder)步骤，将并行vbo信号解码为可识别信号，从而将数据解码成后续电路可识别的数据，如图6所示，该步骤是编码(coder)的逆过程。

解扰码(descrambler)步骤，如图6所示，是扰码(scrambler，扰码是一种将数据重新排列或者编码以使其随机化的方法)的逆过程，对可识别信号进行解扰码处理。

解包(unpacker)步骤，即对应数据的映射(mapping)，对经解扰码处理后的可识别信号进行解包处理，从而得到各个vbo信号的数据信号和控制信号，如图6所示，该步骤是打包(packer)的逆过程。

步骤30，从所有控制信号中选择一个控制信号作为同步信号，并将该同步信号中包含的有效数据选通信号(de)作为同步选通信号，其中，可事先通过程序设定等方式设置选择条件或标准，本实施例不再赘述。具体在本实施例中，将采用第一通道(lane0)解包(unpacker)后产生的有效数据选通信号(de)作为同步选通信号，以进行后续的延迟选通信号产生和相应的逻辑控制流程。

步骤40，还通过对同步选通信号进行延时处理的方式得到延迟选通信号，且延迟的时长为一个或多个vbo信号接收时钟周期；作为优选的技术方案，本实施例对同步选通信号延时一个周期得到延迟选通信号，如图4中所示，图4为vbo信号处理的装置的工作时序示意图，de和de_r分别表示延时前后的两个选通信号。

步骤50，现有技术必须要通过与各通道分别对应的行缓冲区(linebuff)才能完成信号的写入，与现有技术相比，本发明能够减少甚至省略大量的行缓冲区，从而达到节省硬件资源的目的；具体地，请参阅图3，图3为vbo信号读写操作原理示意图，基于所有vbo信号均具有的相同的解扰复位标志，即写入过程中所有vbo信号用于解扰复位的标志均相同，在同步选通信号的控制下将数据信号和控制信号交替地写入第一寄存器和第二寄存器，本实施例的第一寄存器和第二寄存器同步进行工作；在依次向第一寄存器和第二寄存器写入信号(即数据)的过程中，以信号接收时钟作为将数据信号和控制信号交替地写入第一寄存器和第二寄存器过程的工作时钟。

请参阅图4，图4为vbo信号处理的装置的工作时序示意图，图4中，rx时钟表示信号接收时钟，de表示同步选通信号，de_r表示延迟选通信号，系统时钟为液晶显示终端主板的工作时钟，dat_w1表示第一数据通道传输的数据(即信号)，dat_w2表示第二数据通道传输的数据(即信号)，dat_w3表示第三数据通道传输的数据(即信号)，dat_w4表示第四数据通道传输的数据(即信号)，dat_o表示步骤60中读取出的信号，即向液晶显示屏输出的信号。

步骤60，现有技术必须要通过与各通道分别对应的行缓冲区(linebuff)才能完成信号的读出，与现有技术相比，本发明能够减少甚至省略大量的行缓冲区，从而达到节省硬件资源的目的；具体地，请参阅图3，图3为vbo信号读写操作原理示意图；基于所有vbo信号均具有的相同的解扰复位标志，即读出过程中所有vbo信号用于解扰复位的标志均相同，在延迟选通信号的控制下从第二寄存器和第一寄存器中交替地读取出数据信号和控制信号，以完成对从各数据通道中获得的信号(即数据)的同步控制，为液晶显示终端的正常显示提供合适的信号源。本实施例在依次从第二寄存器和第一寄存器中交替地读取出信号(即数据)的过程中，能够以系统时钟作为从第二寄存器和第一寄存器中交替地读取出数据信号和控制信号过程的工作时钟，请参阅图4，图4为vbo信号处理的装置的工作时序示意图。本实施例中的系统时钟为液晶显示终端主板的工作时钟。为更可靠地完成vbo信号的读取，本实施例中的第一寄存器和第二寄存器均为多位(nbit)寄存器，从而完成相应的信号同步操作。

应当理解的是，上述各步骤可以根据实际情况按照前后顺序执行，或按照并行方式执行，或按照实际情况交错执行等；比如，在步骤50执行一次后，步骤60开始与步骤50同时执行，从而完成信号的读写过程。

实施例二：

与实施例一基于相同的发明构思，本实施例还提供了用于实现实施例一中的vbo信号处理的方法的节省硬件资源的vbo信号处理的装置，具体说明如下。

该装置包括信号获取模块、信号解析模块、信号同步模块、延时处理模块、信号写入模块及信号读取模块。

信号获取模块，用于获取分别通过各自的数据通道(lane)传输的且具有相同的解扰复位标志的多个vbo信号，各数据通道共用一个解扰复位标志(be_sr)；请参阅图5，图5为vbo信号的整体传输架构示意图。

信号解析模块，用于分别对各个vbo信号进行解析处理，从而解析出各个vbo信号的数据信号和控制信号；控制信号中包含有效数据选通信号。

作为改进的技术方案，信号解析模块包括解串模块、解码模块、解扰码模块及解包模块，请参阅图2的同时参阅图6，图2为液晶显示终端控制板内部主体框架结构示意图，图6为vbo信号传输链路的内部主体框架示意图，图6的左半部为vbo信号发送器的主链路，图6的右半部为vbo信号接收器的主链路，而且右半部的接收器链路监视器可以用于向左半部的发送器链路监视器发送接收器链路的实时工作状态，以实现接收器与发送器之间协调地工作。

解串模块，用于将已获取的串行vbo信号转换为并行vbo信号；

解码模块，用于将并行vbo信号解码为可识别信号；

解扰码模块，用于对可识别信号进行解扰码处理；

解包模块，用于对经解扰码处理后的可识别信号进行解包处理，从而得到各个vbo信号的数据信号和控制信号。

信号同步模块，用于从所有控制信号中选择一个控制信号作为同步信号，以及用于将该同步信号中包含的有效数据选通信号作为同步选通信号。信号同步模块也可理解为具体的硬件-控制板数据同步器中的一个模块。

延时处理模块，用于通过对同步选通信号进行延时处理的方式得到延迟选通信号；其中，延迟的时长为一个或多个vbo信号接收时钟周期；在具体实施时，作为优选的技术方案，本实施例对同步选通信号延时一个周期得到延迟选通信号，如图4所示，即上述的延迟选通信号de_r要比同步选通信号玩一个信号接收(rx)时钟周期。

信号写入模块，现有技术必须要通过与各通道分别对应的行缓冲区(linebuff)才能完成信号的写入，与现有技术相比，本发明能够减少甚至省略大量的行缓冲区，以达到节省硬件资源的目的；具体地，请参阅图3，图3为vbo信号读写操作原理示意图；本实施例写入过程中所有vbo信号用于解扰复位的标志均相同，用于基于所有vbo信号均具有的相同的解扰复位标志在同步选通信号的控制下将数据信号和控制信号交替地写入第一寄存器和第二寄存器(先写入第一寄存器、再写入第二寄存器)；且第一寄存器和第二寄存器同步工作。在具体实施时，本发明的信号写入模块，用于以信号接收时钟作为将数据信号和控制信号交替地写入第一寄存器和第二寄存器过程的工作时钟，请参阅图4，图4为vbo信号处理的装置的工作时序示意图，与实施例一相同，图4中，rx时钟表示信号接收时钟，de表示同步选通信号，de_r表示延迟选通信号，系统时钟为液晶显示终端主板的工作时钟，dat_w1表示第一数据通道传输的数据(即信号)，dat_w2表示第二数据通道传输的数据(即信号)，dat_w3表示第三数据通道传输的数据(即信号)，dat_w4表示第四数据通道传输的数据(即信号)，dat_o表示信号读取模块读取出的信号，即向液晶显示屏输出的信号。

信号读取模块，现有技术必须要通过与各通道分别对应的行缓冲区(linebuff)才能完成信号的读出，与现有技术相比，本发明能够减少甚至省略大量的行缓冲区，以达到节省大量硬件资源的目的；具体地，请参阅图3，图3为vbo信号读写操作原理示意图；本实施例读出过程中所有vbo信号用于解扰复位的标志均相同，用于基于所有vbo信号均具有的相同的解扰复位标志在延迟选通信号的控制下从第二寄存器和第一寄存器中交替地读取出数据信号和控制信号，从而完成了对从各数据通道(lane)中获得的信号(即数据)的同步控制，为液晶显示终端的正常显示提供合适的信号源。在具体实施时，本发明的信号读取模块，还用于以系统时钟作为从第二寄存器和第一寄存器中交替地读取出数据信号和控制信号过程的工作时钟，请参阅图4，图4为vbo信号处理的装置的工作时序示意图。为更可靠地完成vbo信号的读取，本实施例中的第一寄存器和第二寄存器均为多位(nbit)寄存器，以完成相应的信号同步操作。

实施例三：

一种终端，该终端为液晶显示终端，该终端包括实施例二中任一种的节省硬件资源的vbo信号处理的装置；具体应用时，该终端可用于智能手机、平板电脑、笔记本电脑、智能手环、智能眼镜等设备的显示屏上。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明实质内容上所作的任何修改、等同替换和简单改进等，均应包含在本发明的保护范围之内。