数据包传输方法和装置、计算机系统和可读存储介质与流程

本公开涉及数据处理技术领域，更具体地，涉及一种数据包传输方法和装置、计算机系统和可读存储介质。

背景技术：

大多数网络设备依赖cpu处理网络数据包，cpu负责从网络接口中接收数据包，进行必要处理后将数据包传输到其他的网络接口，其中，必要处理可以是路由查找或攻击检测等处理。随着网络带宽的需求不断提高，纯粹靠cpu进行数据包传输已经无法满足需求。例如，随着网络接口数量和带宽的不断增加，需要传输和/或转发的数据包的数量也越来越大，大量数据包的传输和/或转发需要频繁防问主存，严重消耗主存空间和总线资源，同时cpu访问主存的延迟增加，导致数据包传输和/或转发的时延增大。

技术实现要素：

有鉴于此，本公开提供了一种数据包传输方法和装置、计算机系统和可读存储介质。

本公开的一个方面提供了一种数据包传输方法，包括：获取目标数据流的关联信息、路由路径和输出接口信息，其中，所述目标数据流的关联信息包括属于所述目标数据流的数据包所共有的五元组和输入接口信息；将获取的所述目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以便所述硬件加速卡根据所述硬件转发表转发接收到的属于所述目标数据流的其它数据包。

根据本公开的实施例，所述获取目标数据流的关联信息、路由路径和输出接口信息包括：确定接收到的第一数据包的五元组和输入接口信息，其中，所述第一数据包属于所述目标数据流；根据所述第一数据包的五元组和输入接口信息确定数据流列表中是否包括目标数据流的关联信息，其中，所述数据流列表包括至少一个数据流的关联信息，所述关联信息包括属于同一数据流的数据包所共有的五元组和输入接口信息；如果确定所述数据流列表中包括所述目标数据流的关联信息，根据所述关联信息确定所述目标数据流的路由路径和输出接口信息。

根据本公开的实施例，所述获取目标数据流的关联信息、路由路径和输出接口信息还包括：如果确定所述数据流列表中不包括所述目标数据流的关联信息，对所述第一数据包执行路由查找、包过滤和攻击检测中的至少一个，以确定是否允许转发所述第一数据包；如果确定允许转发所述第一数据包，将所述第一数据包的五元组和输入接口信息作为所述目标数据流的关联信息添加到所述数据流列表中；根据所述关联信息确定所述目标数据流的路由路径和输出接口信息。

根据本公开的实施例，所述方法还包括：如果监控到所述数据流列表中的目标数据流的关联信息发生变化，则删除所述硬件转发表中的所述目标数据流的关联信息、路由路径和输出接口信息。

根据本公开的实施例，所述方法还包括：设置所述目标数据流的数据包时间间隔；以及如果所述硬件加速卡在所述数据包时间间隔内没有接收到所述目标数据流的数据包，则删除所述硬件转发表中的所述目标数据流的关联信息、路由路径和输出接口信息。

根据本公开的实施例，所述方法还包括：如果所述硬件加速卡在所述数据包时间间隔内接收到所述目标数据流的数据包，则执行数据包的转发。

根据本公开的实施例，所述方法还包括：获取所述硬件加速卡统计的数据包转发信息；以及将所述数据包转发信息添加到所述数据流列表中；其中，所述数据包转发信息包括所述硬件加速卡转发的数据包的个数、字节数或转发错误次数中的至少一个。

本公开的另一个方面提供了一种数据包传输装置，包括：第一获取模块，用于获取目标数据流的关联信息、路由路径和输出接口信息，其中，所述目标数据流的关联信息包括属于所述目标数据流的数据包所共有的五元组和输入接口信息；第一添加模块，用于将获取的所述目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以便所述硬件加速卡根据所述硬件转发表转发接收到的属于所述目标数据流的其它数据包。

根据本公开的实施例，所述第一获取模块包括：第一确定单元，用于确定接收到的第一数据包的五元组和输入接口信息，其中，所述第一数据包属于所述目标数据流；第二确定单元，用于根据所述第一数据包的五元组和输入接口信息确定数据流列表中是否包括目标数据流的关联信息，其中，所述数据流列表包括至少一个数据流的关联信息，所述关联信息包括属于同一数据流的数据包所共有的五元组和输入接口信息；第三确定单元，如果确定所述数据流列表中包括所述目标数据流的关联信息，根据所述关联信息确定所述目标数据流的路由路径和输出接口信息。

本公开的另一方面提供了一种计算机可读存储介质，存储有计算机可执行指令，所述指令在被执行时用于实现如上所述的方法。

本公开的另一方面提供了一种计算机程序产品，包括计算机可读指令，所述计算机可读指令在被执行时用于实现如上所述的方法。

本公开的另一方面提供了一种计算机系统，包括：一个或多个处理器；存储装置，用于存储一个或多个程序，其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上所述的方法。

根据本公开的实施例，采用了获取目标数据流的关联信息、路由路径和输出接口信息，将目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中，以使得便硬件加速卡根据硬件转发表转发接收到的属于目标数据流的其它数据包的技术手段。由于硬件加速卡接收到数据包后，可以根据硬件转发表直接传输该数据包，无需cpu处理，所以至少部分地克服了相关技术中大量数据包的传输和/或转发需要频繁访问主存造成的数据包传输和/或转发的时延增大的技术问题，进而达到了减小数据包转发时延的技术效果。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了根据本公开实施例的数据包传输方法的流程图；

图2a示意性示出了根据本公开实施例的获取目标数据流的关联信息、路由路径和输出接口信息的方法的流程图；

图2b示意性示出了根据本公开实施例的获取目标数据流的关联信息、路由路径和输出接口信息的方法的流程图；

图3示意性示出了根据本公开实施例的删除硬件转发表的方法的流程图；

图4示意性示出了根据本公开实施例的获取硬件加速卡统计的数据包转发信息的示意图；

图5示意性示出了根据本公开的实施例的数据包传输装置的框图；以及

图6示意性示出了根据本公开实施例的适于实现数据包传输方法的计算机系统的框图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

在使用类似于“a、b和c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b和c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。在使用类似于“a、b或c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b或c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。

本公开的实施例提供了一种数据包传输方法和数据包传输装置。该方法包括获取目标数据流的关联信息、路由路径和输出接口信息；将获取的目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以便硬件加速卡根据硬件转发表转发接收到的属于目标数据流的其它数据包。

图1示意性示出了根据本公开实施例的数据包传输方法的流程图。

如图1所示，该方法包括操作s101～s102。

在操作s101，获取目标数据流的关联信息、路由路径和输出接口信息。其中，目标数据流的关联信息包括属于目标数据流的数据包所共有的五元组和输入接口信息；

根据本公开实施例，数据流可以是一定时间段内经过同一网络中，具有某种共同特征或属性的数据包的集合。例如，属于目标数据流的数据包可以具有相同的五元组和输入接口信息，以属于目标数据流的数据包所共有的五元组和输入接口信息作为该目标数据流的关联信息，可以唯一表示该条目标数据流。其中，五元组包括：源ip地址、目的ip地址、源端口号、目的端口号以及传输层协议，输入接口信息可以是接收数据包的网络接口的编号。

在操作s102，将获取的目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以便硬件加速卡根据硬件转发表转发接收到的属于目标数据流的其它数据包。

根据本公开实施例，硬件加速卡可以是基于fpga(fieldprogrammablegatearray，现场可编程门阵列)或asic(applicationspecificintegratedcircuit，专用集成电路)的集成电路，硬件加速卡本身可以具备数据匹配的能力。

根据本公开实施例，可以将目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中，这些信息可以保存在硬件加速卡中的硬件转发表中，从而，硬件加速卡在接收到后续的属于该目标数据流的其它数据包时，可以根据硬件转发表直接转发数据包，不需要cpu的处理，由硬件加速卡实现数据包的快速转发。

根据本公开实施例，硬件转发表可以以key-action的结构组成，其中，key{src_ip，dst_ip，proto，src_port，dst_port，in_dev_port}：分别表示源ip，目的ip，协议，源端口号，目的端口号，输入接口编号。action{src_ip，dst_ip，src_port，dst_prot，smac，dmac，out_dev_port}：分别表示源ip，目的ip，源端口号，目的端口号，源mac，目的mac，输出接口编号。其中，key中的信息可以根据数据流的关联信息得到，action中的信息可以根据数据流的路由路径和输出接口信息得到。具体来说，可以将数据流列表中的目标数据流的关联信息添加到硬件转发表，然后根据目标数据流的关联信息通过路由查找确定目标数据流的路由路径和输出接口信息，再将确定的目标数据流的路由路径和输出接口信息添加到硬件转发表中。

根据本公开实施例，硬件加速卡本身可以具备数据匹配的能力，因此，可以在接收到数据包时根据数据包的五元组和输入接口信息匹配硬件转发表中的五元组和输入接口信息，如果匹配成功，则可以直接通过硬件加速卡传输该数据包。例如，硬件加速卡接收到数据包后，可以将数据包的五元组和入接口信息匹配key中的信息，这里，匹配输入接口信息是为了防止一条数据流多次穿越网络设备产生环路。如果匹配成功，硬件加速卡可以根据action中的信息执行转发动作，其中，可以是直接执行转发，或者在在需要修改数据包时，则根据action中的信息修改数据包，例如执行三层转发时需要修改mac地址，则根据action中的信息修改mac地址后，再执行转发。因此，本公开实施例在将目标数据流的关联信息、路由路径和输出接口信息添加到硬件转发表之后，硬件加速卡在接收到后续的属于该目标数据流的其它数据包时，可以根据硬件转发表中的关联信息确定数据包是否属于目标数据流，在确定属于目标数据流数据流之后，可以根据硬件转发表中的路由路径和输出接口信息直接转发数据包，不需要访问主存中的数据流列表，也不需要cpu的处理，由硬件加速卡实现数据包的快速转发。

根据本公开实施例，获取目标数据流的关联信息、路由路径和输出接口信息，将目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以使得硬件加速卡接收到后续的数据包后，可以直接通过硬件加速卡传输该数据包，无需cpu处理，有效降低cpu资源占用，同时数据不需要经过主存总线和主存，有效降低了主存总线带宽和主存消耗，减小数据包转发时延。

图2a示意性示出了根据本公开实施例的获取目标数据流的关联信息、路由路径和输出接口信息的方法的流程图。

如图2a所示，包括操作s1011～s1013。

在操作s1011，确定接收到的第一数据包的五元组和输入接口信息，其中，第一数据包属于目标数据流。

其中，数据包的五元组包括：源ip地址、目的ip地址、源端口号、目的端口号以及传输层协议。数据包的输入接口信息可以是接收数据包的网络接口的编号。数据包的五元组和输入接口信息可以组成用来唯一标识网络中通信双方的信息组。

根据本公开实施例，数据包的五元组可以包含在数据包的包头，网络设备接收到数据包后，可以对数据包的包头进行解析，提取出包头中五元组信息。数据包的输入接口信息可以从路由表中查找出来。

在操作s1012，根据第一数据包的五元组和输入接口信息确定数据流列表中是否包括目标数据流的关联信息，其中，数据流列表包括至少一个数据流的关联信息，关联信息包括属于同一数据流的数据包所共有的五元组和输入接口信息。

根据本公开实施例，属于同一数据条流的数据包有共同的五元组信息和输入接口信息，可以将属于同一条数据流流的数据包所共同的五元组和输入接口信息作为该数据流的关联信息保存在数据流列表中。其中，数据流列表可以存储在网络设备的主存中，数据包查询流表中的信息需要访问网络设备的主存。数据流列表可以以每条流的关联信息为关键字，保存多条数据流的关联信息，例如，数据流列表的关键字key可以是每条流的五元组和输入接口信息。需要说明的是，相关技术中一般将属于同一条数据流的数据所共有的五元组作为该条数据流的关联信息，唯一表示该条数据流，本公开实施例在数据流的关联信息中加入输入接口信息，可以根据输入接口信息防止一条数据流多次穿越网络设备产生环路。

根据本公开实施例，网络设备接收到的当前数据包可以是目标数据流中的一个数据包。网络设备在接收到当前数据包后，可以根据当前数据包的五元组和输入接口信息查找数据流列表中是否已经保存有相同的五元组和输入接口信息，来确定数据流列表中是否已经保存了目标数据流的关联信息。

在操作s1013，如果确定数据流列表中包括目标数据流的关联信息，根据关联信息确定目标数据流的路由路径和输出接口信息。

根据本公开实施例，如果确定数据流列表中已经保存有相同的五元组和输入接口信息，则当前数据包并非目标数据流的首包，数据流列表中已经保存了目标数据流的关联信息。此时，可以根据关联信息确定目标数据流的路由和输出接口信息，例如可以通过查找路由表确定目标数据流的路由路径以及目标数据流的输出端口的编号。可以理解的是，属于同一条数据流的数据包具有相同的五元组、输入接口信息、路由路径和输出接口信息。

根据本公开实施例，确定接收到的数据包的五元组和输入接口信息，根据五元组和输入接口信息确定数据流列表中是否包括目标数据流的关联信息，其中，关联信息包括属于同一数据流的数据包所共有的五元组和输入接口信息，目标数据流为接收到的数据包所属于的数据流，如果确定数据流列表中包括目标数据流的关联信息，则根据关联信息确定目标数据流的路由路径和输出接口信息，将目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以使得硬件加速卡接收到后续的数据包后，可以将数据包的五元组和入接口信息匹配硬件转发表中的关联信息，如果匹配成功，则确定接收到的后续的数据包为属于目标数据流的数据包，从而可以直接通过硬件加速卡传输该数据包，无需cpu处理，有效降低cpu资源占用，同时数据不需要经过主存总线和主存，有效降低了主存总线带宽和主存消耗，减小数据包转发时延。

图2b示意性示出了根据本公开实施例的获取目标数据流的关联信息、路由路径和输出接口信息的方法的流程图。

如图2b所示，该方法包括操作s1011～s1012以及s1014～s1016。其中，操作s1011～s1012参照上述方法的实施例，这里不再赘述。

在操作s1014，如果确定数据流列表中不包括目标数据流的关联信息，对第一数据包执行路由查找、包过滤和攻击检测中的至少一个，以确定是否允许转发第一数据包。

根据本公开实施例，如果确定数据流列表中没有与当前数据包相同的五元组和输入接口信息，则当前数据包是目标数据流的首包，数据流列表中还没有保存目标数据流的关联信息。此时，可以先判断该数据包是否允许转发，具体可以包括路由查找、包过滤、攻击检测等处理环节，如果每个环节都允许通过，则允许该数据包的转发。如果并非每个环节都允许通过，则丢弃掉该数据包。

在操作s1015，如果确定允许转发第一数据包，将第一数据包的五元组和输入接口信息作为目标数据流的关联信息添加到数据流列表中。

根据本公开实施例，在确定该数据包允许转发后，可以将该数据包的五元组和输入接口信息作为目标数据流的关联信息，然后添加到数据流列表中，从而数据流列表中保存了目标数据流的关联信息，后续达到的该目标数据流的数据包可以在数据流列表找到自身所属于的数据流的关联信息。

在操作s1016，根据关联信息确定目标数据流的路由路径和输出接口信思。

根据本公开实施例，在数据流列表中添加了目标数据流的五元组和输入接口信息后，可以根据目标数据流的关联信息确定目标数据流的路由和输出接口信息，例如可以通过查找路由表确定目标数据流的路由路径以及目标数据流的输出端口的编号。

根据本公开实施例，该数据包传输方法还包括：

如果监控到数据流列表中的目标数据流的关联信息发生变化，则删除硬件转发表中的目标数据流的关联信息、路由路径和输出接口信息。

根据本公开实施例，在数据流传输完成，或者转发策略发生改变等情况下，需要维护硬件加速卡中的硬件转发表的信息。例如，数据流传输完成，数据流列表中该数据流的关联信息可以删除，此时也需要删除硬件转发表中的数据流的信息。又如，如果数据流的关联信息发生改变，该数据流是一条新的数据流，此时也需要删除硬件转发表中的数据流的信息。又如，数据流的转发的路径或输出端口发生改变，则不能再按照硬件加速卡中的硬件转发表的信息进行转发，因此也需要删除硬件加速卡中的硬件转发表，防止转发错误。

下面参考图3，对上述维护硬件加速卡中的硬件转发表的信息的实施例进行说明。

图3示意性示出了根据本公开实施例的删除硬件转发表的方法的流程图。

根据本公开实施例，该数据包传输方法还包括操作s301～s302。

在操作s301，设置目标数据流的数据包时间间隔。

根据本公开实施例，数据包时间间隔可以是当前传输的数据流的数据包之间的最大传输时间间隔，也就是说，在该数据包时间间隔内传输的数据包属于当前传输的数据流，超过该数据包时间间隔传输的数据包可以认为不再是当前传输的数据流。

在操作s302，如果硬件加速卡在数据包时间间隔内没有接收到目标数据流的数据包，则删除硬件转发表中的目标数据流的关联信息、路由路径和输出接口信息。

根据本公开实施例，如果硬件加速卡在数据包时间间隔届满时没有接收到当前数据流的数据包，可以认为当前传输的数据流的数据包已经传输完成，则可以将硬件转发表从硬件加速卡中删除。

根据本公开实施例，该数据包传输方法还包括：

如果硬件加速卡在数据包时间间隔内接收到目标数据流的数据包，则执行数据包的转发。

结合图3所示实施例，如果硬件加速卡在设置的数据包时间间隔届满前接收到当前数据流的数据包，则执行数据包的转发。例如，可以通过计时器设置的数据包时间间隔，如果在数据包时间间隔届满前接收到当前数据流的数据包，可以重置计时器重新计时。

图4示意性示出了根据本公开实施例的获取硬件加速卡统计的数据包转发信息的示意图。

如图4所示，包括操作s401～s402。

在操作s401、获取硬件加速卡统计的数据包转发信息。

其中，数据包转发信息包括硬件加速卡转发的数据包的个数、字节数或转发错误次数中的至少一个。

根据本公开实施例，硬件加速卡在转发数据包的过程中，可以对数据包的转发情况进行统计，例如，可以统计转发的数据包的个数、字节数或转发错误次数等。网络设备可以获取硬件加速卡统计的转发情况。

在操作s402、将数据包转发信息添加到数据流列表中。

根据本公开实施例，网络设备可以将硬件加速卡转发的数据包个数，字节数或数据包转发错误次数等信息同步到主存中的数据流列表中。

图5示意性示出了根据本公开的实施例的数据包传输装置的框图。

如图5所示，数据包传输装置500包括第一获取模块501和第一添加模块502。

第一获取模块501用于获取目标数据流的关联信息、路由路径和输出接口信息，其中，目标数据流的关联信息包括属于目标数据流的数据包所共有的五元组和输入接口信息；

第一添加模块502用于将获取的目标数据流的关联信息、路由路径和输出接口信息添加到硬件加速卡中的硬件转发表，以便硬件加速卡根据硬件转发表转发接收到的属于目标数据流的其它数据包。

根据本公开实施例，第一获取模块501包括：第一确定单元、第二确定单元和第三确定单元。

第一确定单元用于确定接收到的第一数据包的五元组和输入接口信息，其中，第一数据包属于目标数据流。

第二确定单元用于根据数据包的五元组和输入接口信息确定数据流列表中是否包括目标数据流的关联信息，其中，数据流列表包括至少一个数据流的关联信息，关联信息包括属于同一数据流的数据包所共有的五元组和输入接口信息。

第三确定单元用于如果确定数据流列表中包括目标数据流的关联信息，根据关联信息确定目标数据流的路由路径和输出接口信息。

根据本公开实施例，第一获取模块501还包括第四确定单元、添加单元和第五确定单元。

第四确定单元用于如果确定数据流列表中不包括目标数据流的关联信息，对第一数据包执行路由查找、包过滤和攻击检测中的至少一个，以确定是否允许转发第一数据包。

添加单元用于如果确定允许转发第一数据包，将第一数据包的五元组和输入接口信息作为目标数据流的关联信息添加到数据流列表中。

第五确定单元用于根据关联信息确定目标数据流的路由路径和输出接口信息。

根据本公开实施例，该数据包传输装置还包括第一删除模块。

第一删除模块用于如果监控到数据流列表中的目标数据流的关联信息发生变化，则删除硬件转发表中的目标数据流的关联信息、路由路径和输出接口信息。

根据本公开实施例，该数据包传输装置还包括设置模块和第二删除模块。

设置模块用于设置目标数据流的数据包时间间隔。

第二删除模块用于如果硬件加速卡在数据包时间间隔内没有接收到目标数据流的数据包，则删除硬件转发表中的目标数据流的关联信息、路由路径和输出接口信息。

根据本公开实施例，该数据包传输装置还包括执行模块。

执行模块用于如果硬件加速卡在数据包时间间隔内接收到目标数据流的数据包，则执行数据包的转发。

根据本公开实施例，该数据包传输装置还包括第二获取模块和第二添加模块。

第二获取模块用于获取硬件加速卡统计的数据包转发信息。

第二添加模块用于将数据包转发信息添加到数据流列表中。其中，数据包转发信息包括硬件加速卡转发的数据包的个数、字节数或转发错误次数中的至少一个。

根据本公开的实施例的模块、子模块、单元、子单元中的任意多个、或其中任意多个的至少部分功能可以在一个模块中实现。根据本公开实施例的模块、子模块、单元、子单元中的任意一个或多个可以被拆分成多个模块来实现。根据本公开实施例的模块、子模块、单元、子单元中的任意一个或多个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(fpga)、可编程逻辑阵列(pla)、片上系统、基板上的系统、封装上的系统、专用集成电路(asic)，或可以通过对电路进行集成或封装的任何其他的合理方式的硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，根据本公开实施例的模块、子模块、单元、子单元中的一个或多个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。

例如，第一获取模块501和第一添加模块502中的任意多个可以合并在一个模块/单元/子单元中实现，或者其中的任意一个模块/单元/子单元可以被拆分成多个模块/单元/子单元。或者，这些模块/单元/子单元中的一个或多个模块/单元/子单元的至少部分功能可以与其他模块/单元/子单元的至少部分功能相结合，并在一个模块/单元/子单元中实现。根据本公开的实施例，第一获取模块501和第一添加模块502中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(fpga)、可编程逻辑阵列(pla)、片上系统、基板上的系统、封装上的系统、专用集成电路(asic)，或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，第一获取模块501和第一添加模块502中的至少一个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。

需要说明的是，本公开的实施例中数据包传输装置部分与本公开的实施例中数据包传输方法部分是相对应的，数据包传输装置部分的描述具体参考数据包传输方法部分，在此不再赘述。

图6示意性示出了根据本公开实施例的适于实现上文描述的方法的计算机系统的框图。图6示出的计算机系统仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。

如图6所示，根据本公开实施例的计算机系统600包括处理器601，其可以根据存储在只读存储器(rom)602中的程序或者从存储部分608加载到随机访问存储器(ram)603中的程序而执行各种适当的动作和处理。处理器601例如可以包括通用微处理器(例如cpu)、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(asic))，等等。处理器601还可以包括用于缓存用途的板载存储器。处理器601可以包括用于执行根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。

在ram603中，存储有系统600操作所需的各种程序和数据。处理器601、rom602以及ram603通过总线604彼此相连。处理器601通过执行rom602和/或ram603中的程序来执行根据本公开实施例的方法流程的各种操作。需要注意，所述程序也可以存储在除rom602和ram603以外的一个或多个存储器中。处理器601也可以通过执行存储在所述一个或多个存储器中的程序来执行根据本公开实施例的方法流程的各种操作。

根据本公开的实施例，系统600还可以包括输入/输出(i/o)接口605，输入/输出(i/o)接口605也连接至总线604。系统600还可以包括连接至i/o接口605的以下部件中的一项或多项：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(crt)、液晶显示器(lcd)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如lan卡、调制解调器等的网络接口卡的通信部分509。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至i/o接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。

根据本公开的实施例，根据本公开实施例的方法流程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分609从网络上被下载和安装，和/或从可拆卸介质611被安装。在该计算机程序被处理器601执行时，执行本公开实施例的系统中限定的上述功能。根据本公开的实施例，上文描述的系统、设备、装置、模块、单元等可以通过计算机程序模块来实现。

本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本公开实施例的方法。

根据本公开的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质。例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

例如，根据本公开的实施例，计算机可读存储介质可以包括上文描述的rom602和/或ram603和/或rom602和ram603以外的一个或多个存储器。

本公开还提供了一种计算机程序产品，包括计算机可读指令，该计算机可读指令被执行时用于执行上述实施例中描述的数据包传输方法。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。