一种实现快速响应的视频处理装置的制作方法

本实用新型涉及电工电子技术领域，特别涉及一种实现快速响应的视频处理装置。

背景技术：

随着计算机技术的发展，人们对计算机的的处理速度，视屏显示效果提出了更高的要求。然而，现有技术中往往通过计算机中插入多块显卡，来提高视屏的显示效果，但是插入显卡后，对处理器处理数据的能力有着更高的要求，而且引入显卡后，数据处理过程中整体上功耗较高。

因此，为了解决现有技术中的上述问题，需要一种实现快速响应的视频处理装置，在实现快速响应视频处理的同时，整体上降低处理数据的功耗。

技术实现要素：

本实用新型的目的在于提供一种实现快速响应的视频处理装置，所述装置包括一基板，所述基板上集成FPGA芯片、DDR高速存储器，以及主控制电路，其中，所述FPGA芯片包括BRAM电路和核电路；

所述BRAM电路包括L7电感，以及并联C16电容，C17电容，C18电容的第一电容组；

所述第一电容组中，远离所述L7电感的C18电容的一个节点，接入BRAM电压，另一个节点接地；所述L7电感与一端接电压输出端，另一端与所述第一电容组串联；

所述核电路包括并联L10电感，L11电感，L12电感，L13电感的电感组，以及并联C25电容，C26电容，C27电容的第二电容组；

所述第二电容组中，远离所述电感组的C27电容的一个节点，接入核电压，另一个节点接地；所述电感组一端接电压输出端，另一端与所述第二电容组串联。

在一个优选地的实施例中，所述DDR高速存储器至少布置两个，与所述FPGA芯片进行数据传输。

在一个优选地的实施例中，所述装置还包括视屏输入子板卡，包括视屏解码器和视屏输入端口，用于接入外部设备输入的视屏源。

在一个优选地的实施例中，所述装置还包括视屏输出子板卡，包括视频编码器和视屏播放器。

本实用新型提供一种实现快速响应的视频处理装置，对FPGA芯片的BRAM电路和核电路开创性的设计，使得视频处理过程中能够实现快速响应，并且整体上降低处理数据的功耗。

应当理解，前述大体的描述和后续详尽的描述均为示例性说明和解释，并不应当用作对本实用新型所要求保护内容的限制。

附图说明

参考随附的附图，本实用新型更多的目的、功能和优点将通过本实用新型实施方式的如下描述得以阐明，其中：

图1是本实用新型一种实现快速响应的视频处理装置的整体结构框图。

图2是本实用新型BRAM电路和核电路的电路示意图。

图3是本实用新型主控制电路的电路示意图。

图4是本实用新型DDR高速存储器的电路示意图。

具体实施方式

通过参考示范性实施例，本实用新型的目的和功能以及用于实现这些目的和功能的方法将得以阐明。然而，本实用新型并不受限于以下所公开的示范性实施例；可以通过不同形式来对其加以实现。说明书的实质仅仅是帮助相关领域技术人员综合理解本实用新型的具体细节。

在下文中，将参考附图描述本实用新型的实施例。在附图中，相同的附图标记代表相同或类似的部件，或者相同或类似的步骤。

下面结合具体的实施例对本实用新型提供的一种实现快速响应的视频处理装置进行说明，如图1所示一种实现快速响应的视频处理装置的整体结构框图，根据本实用新型的实施例，一种实现快速响应的视频处理装置，包括一基板100，在基板100上集成FPGA芯片101、DDR高速存储器，以及主控制电路。根据本实用新型的实施例，DDR高速存储器至少布置两个，与FPGA芯片进行数据传输。本实施例中，在基板100上集成第一DDR高速存储器102和第二DDR高速存储器102’。在另一些实施例中，为了提高FPGA芯片101的数据传输速率，可以在基板100上增加集成的DDR存储器的数量。

根据本实用新型的实施例，主控电路直接集成在基板100上，可以采用SMT贴片的方式在基板100上集成主控电路，当然，本领域技术人员完全可以采用所掌握的其他工艺来进行主控电路的集成。

根据本实用新型的实施例，一种实现快速响应的视频处理装置还包括视屏输入子板卡200，包括视屏解码器201和视屏输入端口202，用于接入外部设备输入的视屏源。例如通过视频接入端口202将优盘、个人计算机或者智能手机存储的视频接入到视屏输入子板卡200，经过视频解码器201解码后，传输至主控电路。

主控电路接收到接入视屏输入子板卡200的数据，经FPGA芯片101对数据处理，处理过程中与DDR高速存储器进行数据交互，对数据进行缓存。根据本实用新型的实施例，一种实现快速响应的视频处理装置还包括视屏输出子板卡300，处理后的数据，由主控电路输出至视屏输出子卡板300。

视屏输出子板卡300包括视频编码器301和视屏播放器302，视频编码器301对数据进行视频编码后，经视频播放器301进行播放，例如通过投影的方式将视屏投影到幕布或者墙面上播放。

在上述实施例中，对本实用新型一种实现快速响应的视频处理装置的工作过程进行阐释，下面详细说明本实用新型的FPGA芯片101、DDR高速存储器，以及主控制电路。

为了解决现有技术中，插入显卡后处理器处理数据的能力下降，数据处理过程整体上功耗较高的问题，本实用新型对FPGA芯片的电路结构进行设计。具体地，如图2所示本实用新型BRAM电路和核电路的电路示意图，根据本实用新型的实施例，FPGA芯片包括BRAM电路和核电路。

BRAM电路包括L7电感，以及并联C16电容，C17电容，C18电容的第一电容组。

第一电容组中，远离L7电感的C18电容的一个节点，接入BRAM电压，另一个节点接地；L7电感与一端接电压输出端，另一端与所述第一电容组串联。

核电路包括并联L10电感，L11电感，L12电感，L13电感的电感组，以及并联C25电容，C26电容，C27电容的第二电容组。

第二电容组中，远离电感组的C27电容的一个节点，接入核电压，另一个节点接地；电感组一端接电压输出端，另一端与第二电容组串联。

通过上述FPGA芯片电路结构的设计，使得视频处理过程中能够实现快速响应，并且整体上降低处理数据的功耗。

在一些实施例为了提高FPGA芯片101的数据传输速率，可以在基板100上增加集成的DDR存储器的数量，例如可以采用四个DDR存储器来实现数据传输。

图3是本实用新型主控制电路的电路示意图，主控电路包括降压转换芯片，本实用新型采用的降压转换芯片的型号为：TPS74201RGWR。转换芯片的输入端5、输入端6、输入端7、输入端8的VIN引脚与L24电感一端连接，L24电感的另一端与相互并联的C298电容和C297电容连接。

远离L24电感的C297电容的两个节点，一个节点接地，另一个节点与连接供电电压。

转换芯片的输出端1,输出端18、输出端19、输出端20的VOUT引脚与相互串联的电阻R102和电阻R103连接，并且与相互并联的C300电容和C299电容的一端连接，两个相互串联的电阻的另一端接地。

相互并联的C300电容和C299电容的一端接地，另一端分别与供电电压和TP-105针脚连接。

图4是本实用新型DDR高速存储器的电路示意图，本实用新型采用的DDR高速存储器型号为：TFBGA395-32-2323，其中DDR高速存储器的电压针脚DVDD33-1～DVDD33-7，即引脚H19，J19，E18，F5，D10，D12，D11与相互并联的5个电容，即C197，C198，C199，C245，C283的一端连接，其中相互并联的C197，C198，C199，C245，C283另一端与供电电压输出端连接，本实施例中供电电压为3v。

DDR高速存储器的电压针脚：

DVDD33-STANDBY-1，DVDD33-STANDBY-2，即引脚V20，W20与相互并联的C13电容，C108的一端连接，远离引脚的C13电容的两个节点，一个节点与供电电压连接，另一个节点接地。

DDR高速存储器的电压针脚DVDD11-LDO-DECAP，即引脚T19,与C255电容一端连接，C255电容的另一端接地。

DDR高速存储器的针脚AVDD11-PLL，即引脚P17，与相互并联的C12电容和C185电容连接，远离引脚P17的C12电容的两个节点，一个节点与LB21电感连接，LB21电感的另一端与供电电压连接，另一个节点接地，供电电压为1v。

DDR高速存储器的电压针脚AVDD33-PLL，即引脚R19，与相互并联的C14电容和C186电容连接，远离引脚R19的C14电容的两个节点，一个节点与LB22电感连接，LB22电感的另一端与供电电压连接，另一个节点接地，其中系统供电电压为3v。

DDR高速存储器电压针脚VDD-1～VDD-21，即引脚N10，N11，N12,L10，M14，M10，P15，P14，P13，P12，P11，P10，N13，N14，J13，J14，K13，K14，L13，L14，以及M13，与相互并联的9个电容，即C19，C1，C127，C120，C121，C107，C193，C189，C282的一端连接，远离引脚的C282电容的两个节点，一个节点与供电电压连接，另一个节点接地，其中供电电压为1v。

DDR高速存储器针脚VDD-CPU-1～VDD-CPU-9，即引脚M17，M16，L17，J17，H16，H17，J16，K17，以及L16与相互并联的6个电容，即C138，C132，C31，C243，C135，C257的一端连接，远离引脚的C257电容的两个节点，一个节点与供电电压连接，另一个节点接地，其中供电电压为1v。

本实用新型提供一种实现快速响应的视频处理装置，对FPGA芯片的BRAM电路和核电路开创性的设计，使得视频处理过程中能够实现快速响应，并且整体上降低处理数据的功耗。

结合这里披露的本实用新型的说明和实践，本实用新型的其他实施例对于本领域技术人员都是易于想到和理解的。说明和实施例仅被认为是示例性的，本实用新型的真正范围和主旨均由权利要求所限定。