一种增强型Lora网关设备的制作方法

本实用新型涉及网关设备领域，更具体地说，涉及一种增强型lora网关设备。

背景技术：

现在处于一个物联网时代，物联网技术正在快速发展当中，而lora通信技术凭借其远距离通信、功耗低等特性，从诸多物联网技术中脱颖而出，并得到物联网界的认可，广泛的应用于抄表、报警、数据无线采集等场合。lorawan网络架构是一个典型的星形拓扑结构，在这个网络架构中，lora网关设备是一个透明的中继，连接终端设备(图1中的lora终端设备(1))和服务器(图1中的lora管理设备(3))，lora网关的性能直接关乎到整个网络架构的传输性能。

目前市面上的lora网关分两类，一类是基于sx1278的lora网关，只能串行接收节点的数据包，网关的吞吐能力极为有限；一类是基于sx1301的lora网关，可以并行接收8个频段的数据包，极大地提高了吞吐能力，但该方案只能做到1路数据输出，并且接收数据时无法做到同时发送数据，通讯模式上只能是半工模式。

技术实现要素：

1.要解决的技术问题

针对现有技术中存在的问题，本实用新型的目的在于提供一种增强型lora网关设备，它可以实现利用sx1301与sx1278相结合的方式，提供了8个lora上行信道多扩频因子并行接收数据，以及2路lora下行信道并行发送数据的能力，有效实现在提高吞吐能力的同时接收和发送数据。

2.技术方案

为解决上述问题，本实用新型采用如下的技术方案。

一种增强型lora网关设备，包括lora网关设备，所述lora网关设备包括8路并行接收模块、2路并行发送模块、微处理mcu模块、usb通讯保护接口和电源模块，可以实现利用sx1301与sx1278相结合的方式，提供了8个lora上行信道多扩频因子并行接收数据，以及2路lora下行信道并行发送数据的能力，有效实现在提高吞吐能力的同时接收和发送数据。

进一步的，所述2路并行发送模块采用sx1278芯片，所述sx1278芯片的带宽范围为7.8-500khz，所述sx1278芯片的扩频因子为6-12。

进一步的，所述8路并行接收模块包括基带处理模块和射频前端处理模块，8路并行接收模块具有8个信道多扩频因子并行接收用户数据的能力。

进一步的，所述2路并行发送模块包括lora发送处理模块和射频前端处理模块，2路并行发送模块具有2个独立信道下行发送的能力。

进一步的，所述微处理mcu模块采用cortex-m4核mcu，cortex-m4核mcu的工作频率最高可达180mhz,并且还带有dsp和fpu指令，该微处理mcu模块主要处理8路并行接收模块以及2路并行发送模块的控制、读、写功能，以及usb通讯的控制、读、写功能。

3.有益效果

相比于现有技术，本实用新型的优点在于：

(1)本方案可以实现利用sx1301与sx1278相结合的方式，提供了8个lora上行信道多扩频因子并行接收数据，以及2路lora下行信道并行发送数据的能力，有效实现在提高吞吐能力的同时接收和发送数据。

(2)2路并行发送模块采用sx1278芯片，sx1278芯片的带宽范围为7.8-500khz，sx1278芯片的扩频因子为6-12。

(3)8路并行接收模块包括基带处理模块和射频前端处理模块，8路并行接收模块具有8个信道多扩频因子并行接收用户数据的能力。

(4)2路并行发送模块包括lora发送处理模块和射频前端处理模块，2路并行发送模块具有2个独立信道下行发送的能力。

(5)微处理mcu模块采用cortex-m4核mcu，cortex-m4核mcu的工作频率最高可达180mhz,并且还带有dsp和fpu指令，该微处理mcu模块主要处理8路并行接收模块以及2路并行发送模块的控制、读、写功能，以及usb通讯的控制、读、写功能。

附图说明

图1为本实用新型的主要的结构框图；

图2-8为本实用新型的基带处理模块原理图(图2为第一部分图，图3为第二部分图，图4为第三部分图，图5为第四部分图，图6为第五部分图，图7为第六部分图，图8为第七部分图)；

图9-17为本实用新型的射频前端处理模块原理图(图9为第一部分图，图10为第二部分图，图11为第三部分图，图12为第四部分图，图13为第五部分图，图14为第六部分图，图15为第七部分图，图16为第八部分图，图17为第九部分图)；

图18-24为本实用新型的2路并行发送模块原理图(图18为第一部分图，图19为第二部分图，图20为第三部分图，图21为第四部分图，图22为第五部分图，图23为第六部分图，图24为第七部分图)；

图25-30为本实用新型的mcu模块原理图(图25为第一部分图，图26为第二部分图，图27为第三部分图，图28为第四部分图，图29为第五部分图，图30为第六部分图)；

图31-36为本实用新型的电源模块原理图(图31为第一部分图，图32为第二部分图，图33为第三部分图，图34为第四部分图，图35为第五部分图，图36为第六部分图)。

图中标号说明：

1lora终端设备、2lora网关设备、218路并行接收模块、222路并行发送模块、23微处理mcu模块、24usb通讯保护接口、25电源模块、3lora管理设备。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例，基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“顶/底端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“套设/接”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

请参阅图1，一种增强型lora网关设备，包括lora网关设备2，lora网关设备2与lora终端设备1和lora管理设备3连接，lora管理设备3通过usb通讯对lora网关设备2进行配置操作，lora网关设备2包括8路并行接收模块21、2路并行发送模块22、微处理mcu模块23、usb通讯保护接口24和电源模块25，lora网关设备2具有8个信道多扩频因子并行接收，2个独立信道下行发送的能力，usb通讯保护接口24为usb通讯提供硬件保护，电源模块25为整个设备提供稳定可靠的直流电源。

lora网关设备2与lora终端设备1采用星型网络结构无线连接，lora网关设备2从lora终端设备1接收用户数据，8路并行接收模块21包括基带处理模块和射频前端处理模块，8路并行接收模块21具有8个信道多扩频因子并行接收用户数据的能力，2路并行发送模块22包括lora发送处理模块和射频前端处理模块，2路并行发送模块22具有2个独立信道下行发送的能力，微处理mcu模块23采用cortex-m4核mcu，cortex-m4核mcu的工作频率最高可达180mhz,并且还带有dsp和fpu指令，该微处理mcu模块23主要处理8路并行接收模块21以及2路并行发送模块22的控制、读、写功能，以及usb通讯的控制、读、写功能。

请参阅图2-8，其为基带处理模块原理图，图2-8拼接形成一个电路图，其中图2-3为左部分图，图4-5为上部分图，图6为中间部分图，图7为右部分图，图8为下部分图，基带处理模块是基于lora调制的基带芯片sx1301实现，该芯片具有高达-142.5dbm的接收灵敏度、49个lora“虚拟”通道和adr技术特征。该芯片包含射频mcu、数据包mcu、asic专用集成电路，射频mcu通过spi总线连接2片sx125x，主要负责实时自动增益控制、射频校准和收发切换，数据包mcu负责分配8个lora调制解调器给多个通道，它仲裁数据包的机制包括速率、通道、射频和信号强度。

具体的引脚连接关系如下：基带处理模块中的基带芯片u4sx1301的host_sck、host_miso、host_mosi、host_csn脚，与微处理mcu模块23中的mcu芯片u16stm32f407的spi_sck、spi_miso、spi_mosi、spi_nss脚相连，微处理mcu模块23通过该spi总线对基带芯片进行控制、读、写操作；基带芯片u4的gpio0、gpio2、gpio3脚，与mcu芯片u16的gpio0、gpio2、gpio3脚相连，mcu通过这三个脚获取、设置sx1301的工作状态；基带芯片u4的radio_a_sck、radio_a_miso、radio_a_mosi、radio_a_cs脚，与射频前端处理模块中的射频芯片u5sx1255的sck、miso、mosi、nss相连，基带处理模块通过该spi总线对射频芯片u5进行控制、读、写操作；基带芯片u4的radio_b_sck、radio_b_miso、radio_b_mosi、radio_b_cs脚，与射频前端处理模块中的射频芯片u10sx1255的sck、miso、mosi、nss相连，基带处理模块通过该spi总线对射频芯片u10进行控制、读、写操作；基带芯片u4的a_iq_rx、a_qi_rx、a_iq_tx、a_qi_tx脚，与射频芯片u5的q_out、i_out、i_in、q_in脚相连，基带芯片u4的b_iq_rx、b_qi_rx、b_iq_tx、b_qi_tx脚，与射频芯片u10的q_out、i_out、i_in、q_in脚相连，基带芯片u4通过这几个脚获取射频信号；

请参阅图9-17，其为射频前端处理模块原理图，图9-17拼接成一个电路图，其中图9-11从左至右拼接形成左上部分图，图12-14从左至右拼接形成左下部分图，图15-17从左至右拼成右部分图，基带处理模块是基于射频收发芯片sx1255实现，sx1255是一款高度集成的射频前端到数字i和q调制器/解调器多phy模式收发器，能够支持多种恒定和非恒定包络调制方案。

具体的引脚连接关系如下：射频前端处理模块中的射频芯片u5sx1255的sck、miso、mosi、nss，与基带芯片u4的radio_a_sck、radio_a_miso、radio_a_mosi、radio_a_cs脚相连；射频前端处理模块中的射频芯片u10sx1255的sck、miso、mosi、nss，与基带芯片u4的radio_b_sck、radio_b_miso、radio_b_mosi、radio_b_cs脚相连；射频芯片u5的q_out、i_out、i_in、q_in脚，与基带芯片u4的a_iq_rx、a_qi_rx、a_iq_tx、a_qi_tx脚相连；射频芯片u10的q_out、i_out、i_in、q_in脚，与基带芯片u4的b_iq_rx、b_qi_rx、b_iq_tx、b_qi_tx脚相连；

请参阅图18-24，其为2路并行发送模块22的原理图，图18-22拼接为一个电路图，图18为左部分图，图19为上部分图，图20为下部分图，图21-22从左至右依次拼接形成右部分图，图23-24左右拼接为一个电路图，2路并行发送模块22是基loratm扩频调制解调芯片sx1278实现，sx1278芯片采用loratm扩频调制解调技术，使器件传输距离远远超出现有的基于fsk或ook调试方式的系统，该芯片的带宽范围为7.8-500khz，扩频因子为6-12，并覆盖所有的可用频段。

具体的引脚连接关系如下：lora芯片u14sx1278的sck、miso、mosi、nss脚，与微处理mcu模块23中的mcu芯片u16芯片的pc6、pc7、pc8、pc9脚相连；lora芯片u14sx1278的dio0-dio5脚，与mcu芯片u16芯片的pc0-pc5脚相连；lora芯片u14sx1278的reset脚，与mcu芯片u16芯片的pc11脚相连；lora芯片u13sx1278的sck、miso、mosi、nss脚，与微处理mcu模块23中的mcu芯片u16芯片的pd6、pd7、pd8、pd9脚相连；lora芯片u13sx1278的dio0-dio5脚，与mcu芯片u16芯片的pd0-pd5脚相连；lora芯片u13sx1278的reset脚，与mcu芯片u16芯片的pd11脚相连；

请参阅图25-30，其为微处理mcu模块23的原理图，图25-30拼接形成一个完整的图，其中图25-27从上至下依次排列成左部分图，图28-29形成中间部分图，图30为右部分图，mcu模块是基于cortex-m4核mcu芯片stm32f407，stm32f407芯片采用cortex-m4核，工作频率最高可达180mhz,并且还带有dsp和fpu指令，具有丰富的外设，可适合不同的需求。

具体的引脚连接关系如下：该模块与基带处理模块、射频前端处理模块、2路并行发送模块22相连接，具体如原理图2、3、4，该模块中的mcu芯片u16芯片的usb_dm、usb_dp脚，与usb通讯保护接口24的d-、d+相连接。

请参阅图31-36，其为电源模块25的原理图，图31-32左右拼接为一个图，图33-34左右拼接为一个图，图35-36左右拼成一个图，该模块通过电源转换芯片sc283、sc4212、sc560为整个系统提供稳定可靠的3.3v、1.8v电源。

以上所述，仅为本实用新型较佳的具体实施方式；但本实用新型的保护范围并不局限于此。任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其改进构思加以等同替换或改变，都应涵盖在本实用新型的保护范围内。