1.一种数据并行交织方法，其特征在于，包括：
根据预设的配置信息，确定存储ram写地址的rom1的首地址、存储ram读使能样式的rom2的首地址和处理单元所对应的数据并行信息；其中，所述数据并行信息包括：所述处理单元支持输入和输出的数据总量、待输入数据要求的输入并行度iu和待输出数据要求的输出并行度ov；iu、ov为正整数；
依次获取输入并行度为n的若干组待输入数据，并根据所述rom1的首地址，分别获得每组待输入数据对应的ram写地址，并依次将每组待输入数据写入ram组；其中，所述获取的待输入数据中的每一位数据在同一时钟周期内将存储到不同的ram中；n为大于等于iu的正整数；
在写入的数据达到所述数据总量后，根据所述rom2的首地址，分别获得每一组输出并行度为k的待输出数据所对应的ram读地址，顺序将每一组待输出数据读出；其中k为大于等于ov的正整数；
根据所述输出并行度ov，从每一组待输出数据中提取ov比特的有效数据。
2.根据权利要求1所述的数据并行交织方法，其特征在于，所述依次获取输入并行度为n的若干组待输入数据，并根据所述rom1的首地址，分别获得每组待输入数据对应的ram写地址，并依次将每组待输入数据写入ram组，具体为：
从第一处理单元中依次获取输入并行度为n的若干组待输入数据，并通过第一计数器记录所述第一处理单元当前输入数据的数量，记为第一计数值；
根据所述第一计数值和所述rom1的首地址，分别获得每组待输入数据对应的ram写地址；
根据每组待输入数据对应的ram写地址，以k比特为基本存储单元，依次将每组待输入数据写入ram组。
3.根据权利要求2所述的数据并行交织方法，其特征在于，在所述写入的数据达到所述数据总量后，还包括：
将从第二处理单元中获取的待输入数据写入乒乓结构的另一个ram组，并在所述第二处理单元的待输入数据写入完成之前，若所述第一处理单元的待输入数据仍未被读取完，则停止所述第二处理单元的待输入数据写入。
4.根据权利要求1所述的数据并行交织方法，其特征在于，所述根据所述rom2的首地址，分别获得每一组输出并行度为k的待输出数据所对应的ram读地址，顺序将每一组待输出数据读出，具体为：
在开始数据读取时，通过第二计数器确定当前数据的输出数量，并记为第二计数值；
根据所述第二计数值和所述rom2的首地址，获得从ram读取的样式，从而确定读取的ram和ram读地址，顺序将每一组输出并行度为k的待输出数据读出。
5.根据权利要求1至4任一项所述的数据并行交织方法，其特征在于，
所述n的值大于等于所有空间流数据所支持输入的最大并行度；
所述k的值大于等于所有空间流数据所支持输出的最大并行度。
6.一种终端设备，其特征在于，包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-5中任意一项所述的数据并行交织方法。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如权利要求1-5中任意一项所述的数据并行交织方法。