一种半双工中继电路的制作方法

本发明涉及中继电路技术领域，特别涉及一种半双工中继电路。

背景技术：

现有技术基于rs-485总线的信号中继器，很多中继器只能单向传输信号，控制信号必须是在中继器前级，在调试和应用中控制器的放置位置以及布线就有限制，也有双隔离的半双工中继器，但是电路复杂、成本高等缺点。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种成本低，电路简单可靠的非隔离式半双工中继电路。

本发明的一种实施例解决其技术问题所采用的技术方案是：一种半双工中继电路，包括第一rs485芯片u1、第二rs485芯片u2、第一反相器u3、第二反相器u4、上拉电阻r7以及上拉电阻r9，所述第一rs485芯片u1的a端和b端分别与总线1连接，第一rs485芯片u1的ro端分别与第二反相器u4的输入端以及第二rs485芯片u2的di端连接，第二反相器u4的输出端分别与第二rs485芯片u1的端和de端连接，第一rs485芯片u1的di端分别与第二rs485芯片u2的ro端以及第一反相器u3的输入端连接，第一反相器u3的输出端分别与第一rs485芯片u1的端和de端连接，第二rs485芯片u2的a端和b端分别与总线2连接，上拉电阻r7的一端与第一反相器u3的输入端连接，上拉电阻r7的另一端分别与外部电源以及第一反相器u3的供电端连接，上拉电阻r9的一端与第二反相器u4的输入端连接，上拉电阻r9的另一端与第二反相器u4的供电端连接；还包括电阻r10和电容c2，电阻r10的一端分别与第一rs485芯片u1的ro端以及第二rs485芯片u2的di端连接，电阻r10的另一端分别与上拉电阻r9、电容c2的一端以及第二反相器u4的输入端连接，电容c2的另一端与接地端连接；还包括电阻r8和电容c1，电阻r8的一端分别与第一rs485芯片u1的di端以及第二rs485芯片u2的ro端连接，电阻r8的另一端分别与上拉电阻r7、电容c1的一端以及第一反相器u3的输入端连接，电容c1的另一端与接地端连接。

所述一种半双工中继电路还包括二极管d1和二极管d2，所述二极管d1的正极与电容c1连接，二极管d1的负极分别与第一rs485芯片u1的di端以及第二rs485芯片u2的ro端连接，二极管d2的正极与电容c2连接，二极管d2的负极分别与第一rs485芯片u1的ro端以及第二rs485芯片u2的di端连接。

所述一种半双工中继电路还包括电阻r2和电阻r5，电阻r2的一端分别与第一rs485芯片u1的b端以及总线1连接，电阻r2的另一端分别与第一rs485芯片u1的a端以及总线1连接，电阻r5的一端分别与第二rs485芯片u2的b端以及总线2连接，电阻r5的另一端分别与第一rs485芯片u2的a端以及总线2连接。

所述一种半双工中继电路还包括电阻r1、电阻r3、电阻r4以及电阻r6，所述电阻r1的一端接地，电阻r1的另一端与电阻r2连接，电阻r3的一端与外部电源连接，电阻r3的另一端与电阻r2连接，电阻r4的一端接地，电阻r4的另一端与电阻r5连接，电阻r6的一端与外部电源连接，电阻r6的另一端与电阻r5连接。

本发明的有益效果：一种半双工中继电路，包括第一rs485芯片u1、第二rs485芯片u2、第一反相器u3、第二反相器u4、上拉电阻r7、上拉电阻r9、电容c1、电容c2、电阻r9以及电阻r10，第一rs485芯片u1从总线1上获得数据包，并输出低电平有效的脉冲信号至第二反相器u4，反向后输出高电平，以使第二rs485芯片u2为发送状态，完成总线1到总线2的信号中继，总线2到总线1的中继与总线1到总线2的中继相反，能很好解决现有信号中继器只能单向传输信号的缺点，中继器的安装布置变得简单；且由于采用非隔离式，成本低、电路简单可靠。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为一种半双工中继电路的电路图。

具体实施方式

本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。

在本发明的描述中，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

本发明中，除非另有明确的限定，“设置”、“安装”、“连接”等词语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连；可以是固定连接，也可以是可拆卸连接，还可以是一体成型；可以是机械连接；可以是两个元件内部的连通或两个元件的相互作用关系。所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

参照图1，一种半双工中继电路，包括：第一rs485芯片u1、第二rs485芯片u2、第一反相器u3、第二反相器u4、上拉电阻r7以及上拉电阻r9，所述第一rs485芯片u1的a端和b端分别与总线1连接，第一rs485芯片u1的ro端分别与第二反相器u4的输入端以及第二rs485芯片u2的di端连接，第二反相器u4的输出端分别与第二rs485芯片u1的端和de端连接，第一rs485芯片u1的di端分别与第二rs485芯片u2的ro端以及第一反相器u3的输入端连接，第一反相器u3的输出端分别与第一rs485芯片u1的端和de端连接，第二rs485芯片u2的a端和b端分别与总线2连接，上拉电阻r7的一端与第一反相器u3的输入端连接，上拉电阻r7的另一端分别与外部电源以及第一反相器u3的供电端连接，上拉电阻r9的一端与第二反相器u4的输入端连接，上拉电阻r9的另一端与第二反相器u4的供电端连接；还包括电阻r10和电容c2，电阻r10的一端分别与第一rs485芯片u1的ro端以及第二rs485芯片u2的di端连接，电阻r10的另一端分别与上拉电阻r9、电容c2的一端以及第二反相器u4的输入端连接，电容c2的另一端与接地端连接；包括电阻r8和电容c1，电阻r8的一端分别与第一rs485芯片u1的di端以及第二rs485芯片u2的ro端连接，电阻r8的另一端分别与上拉电阻r7、电容c1的一端以及第一反相器u3的输入端连接，电容c1的另一端与接地端连接。

在本发明中，当总线1、总线2闲置时，由于第一反相器u3的输入端和第二反相器u4的输入端分别被上拉电阻r7和上拉电阻r9上拉至高电平，所以第一反相器u3的输出端和第二反相器u4的输出端反相输出低电平，使第一rs485芯片u1和第二rs485芯片u2就都处在接收模式下；当总线1上发来数据包，第一rs485芯片u1接收到数据包由ro端输出，并经过电阻r10和电容c2组成的低通滤波电路后输入到第二反相器u4的输入端，由于第一rs485芯片u1的ro端输出的数据包是低电平有效的脉冲信号，所以此时第二反相器u4的输入端在整段数据包时间长度内为低电平信号，因此第二反相器u4的输出端反相输出高电平，促使第二rs485芯片u2处在发送模式下，同时第一rs485芯片u1的ro端输出的数据包输入至第二rs485芯片u2的di端，然后第二rs485芯片u2对总线2发出数据包，当数据包发送结束，总线1、总线2又恢复闲置状态，第一rs485芯片u1和第二rs485芯片u2又都处在接收模式下，届时完成总线1到总线2的信号中继；

当总线2上发来数据包，第二rs485芯片u2接收到数据包由ro端输出，并经过电阻r8和电容c1组成的低通滤波电路后输入到第一反相器u3的输入端，由于第二rs485芯片u2的ro端输出的数据包是低电平有效的脉冲信号，所以此时第一反相器u3输入端在整段数据包时间长度内为低电平信号，因此第一反相器u3的输出端反相输出高电平，促使第一rs485芯片u1处在发送模式下，同时第二rs485芯片u2的ro端输出的数据包输入至第一rs485芯片u1的di端，然后第一rs485芯片u1对总线1发出数据包，当数据包发送结束，总线1、总线2又恢复闲置状态，第一rs485芯片u1和第二rs485芯片u2又都处在接收模式下，届时完成总线2到总线1的信号中继。

所述一种半双工中继电路还包括二极管d1和二极管d2，所述二极管d1的正极与电容c1连接，二极管d1的负极分别与第一rs485芯片u1的di端以及第二rs485芯片u2的ro端连接，二极管d2的正极与电容c2连接，二极管d2的负极分别与第一rs485芯片u1的ro端以及第二rs485芯片u2的di端连接；所述二极管d1和二极管d2的作用是给电容c1和电容c2加速放电，能够加速第一反相器u3和第二反相器u4的反转作用。

所述一种半双工中继电路还包括电阻r2和电阻r5，电阻r2的一端分别与第一rs485芯片u1的b端以及总线1连接，电阻r2的另一端分别与第一rs485芯片u1的a端以及总线1连接，电阻r5的一端分别与第二rs485芯片u2的b端以及总线2连接，电阻r5的另一端分别与第一rs485芯片u2的a端以及总线2连接；电阻r2和电阻r5能够避免信号反射的问题。

所述一种半双工中继电路还包括电阻r1、电阻r3、电阻r4以及电阻r6，所述电阻r1的一端接地，电阻r1的另一端与电阻r2连接，电阻r3的一端与外部电源连接，电阻r3的另一端与电阻r2连接，电阻r4的一端接地，电阻r4的另一端与电阻r5连接，电阻r6的一端与外部电源连接，电阻r6的另一端与电阻r5连接；电阻r1、电阻r3、电阻r4以及电阻r6为偏置电阻，提高总线的抗干扰能力。

当然，本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出等同变形或替换，这些等同的变形和替换均包含在本申请权利要求所限定的范围内。