本发明涉及一种电子电路的校准技术，尤其涉及一种信号接收电路、存储器存储装置及均衡器电路的校准方法。
背景技术：
：：数码相机、移动电话与mp3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，为了克服信号传输时的通道损耗，接收端电路会使用均衡器对接收到的信号进行补偿并使用时钟数据回复电路来对信号进行相位锁定。此外，对于不同的通道状态，均衡器所使用的参数需要对应调整，以达到较佳的调变效率。传统上可在均衡器附近设置校准电路，以对均衡器使用的参数进行调整。然而，传统的均衡器校准电路，需要对信号进行分压、滤波及相位检测等额外操作，使得电路设计上的复杂度较高。此外，传统的均衡器校准电路不容易找出信号的高频成分与低频成分之间的分界且容易受噪声影响而产生误动作。再者，传统的均衡器校准电路在低损耗(lowloss)通道时，也往往无法对低频信号进行有效校准。技术实现要素：本发明提供一种信号接收电路、存储器存储装置及均衡器电路的校准方法，可提高均衡器电路的校准效率。本发明的范例实施例提供一种信号接收电路，其包括均衡器电路、数据时钟回复电路及校准控制电路。所述均衡器电路用以接收第一信号并根据控制参数调整所述第一信号以输出第二信号。所述数据时钟回复电路连接至所述均衡器电路并用以根据第一参考信号与所述第二信号产生第一采样信号，其中所述第一采样信号反映所述第一信号所传递的数据。所述校准控制电路连接至所述均衡器电路与所述数据时钟回复电路。所述校准控制电路用以根据第二参考信号与所述第二信号产生第二采样信号并根据所述第二采样信号调整所述控制参数以校准所述均衡器电路。所述第一参考信号的电压值不同于所述第二参考信号的电压值。在本发明的一范例实施例中，所述校准控制电路包括比较电路与决策电路。所述比较电路用以比较所述第二参考信号与所述第二信号并产生所述第二采样信号。所述决策电路连接至所述比较电路并用以根据所述第二采样信号决定计数值。所述计数值反映所述第二采样信号中的第一采样值的总数。所述决策电路还用以根据所述计数值调整所述控制参数。在本发明的一范例实施例中，所述决策电路根据所述计数值调整所述控制信号的操作包括：在分析所述第二采样信号中的n个采样值后，若所述计数值不符合预设条件，复位(reset)所述计数值并调整所述控制参数；以及在分析所述第二采样信号中的所述n个采样值后，若所述计数值符合所述预设条件，记录所述控制参数。在本发明的一范例实施例中，所述校准控制电路调整所述控制参数的操作包括：调整所述均衡器电路的低频增益或所述均衡器电路的高频增益。在本发明的一范例实施例中，所述信号接收电路还包括参考信号调整电路。所述参考信号调整电路连接至所述校准控制电路并用以调整所述第二参考信号的所述电压值。本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、存储器控制电路单元及数据接收电路。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述数据接收电路设置于所述连接接口单元中。所述数据接收电路包括均衡器电路且所述数据接收电路用以接收第一信号。所述均衡器电路用以根据控制参数调整所述第一信号以输出第二信号。所述数据接收电路还用以根据第一参考信号与所述第二信号产生第一采样信号，其中所述第一采样信号反映所述第一信号所传递的数据。所述数据接收电路还用以根据第二参考信号与所述第二信号产生第二采样信号并根据所述第二采样信号调整所述控制参数以校准所述均衡器电路。所述第一参考信号的电压值不同于所述第二参考信号的电压值。在本发明的一范例实施例中，所述数据接收电路还包括比较电路与决策电路。所述比较电路用以比较所述第二参考信号与所述第二信号并产生所述第二采样信号。所述决策电路连接至所述比较电路并用以根据所述第二采样信号决定计数值。所述计数值反映所述第二采样信号中的第一采样值的总数。所述决策电路还用以根据所述计数值调整所述控制参数。在本发明的一范例实施例中，所述决策电路根据所述计数值调整所述控制信号的操作包括：在分析所述第二采样信号中的n个采样值后，若所述计数值不符合预设条件，复位所述计数值并调整所述控制参数；以及在分析所述第二采样信号中的所述n个采样值后，若所述计数值符合所述预设条件，记录所述控制参数。在本发明的一范例实施例中，所述数据接收电路调整所述控制参数的操作包括：调整所述均衡器电路的低频增益或所述均衡器电路的高频增益。在本发明的一范例实施例中，调整所述均衡器电路的所述低频增益或所述均衡器电路的所述高频增益的操作包括：根据所述第一采样信号判断所述第一信号为低频信号或高频信号；若所述第一信号为所述低频信号，调整所述均衡器电路的所述低频增益；以及若所述第一信号为所述高频信号，调整所述均衡器电路的所述高频增益。在本发明的一范例实施例中，调整所述均衡器电路的所述低频增益或所述均衡器电路的所述高频增益的操作包括：根据所述第一采样信号获得低频信号；利用所述低频信号调整所述均衡器电路的所述低频增益；根据所述第一采样信号获得高频信号；以及利用所述高频信号调整所述均衡器电路的所述高频增益。在本发明的一范例实施例中，所述信号接收电路还用以调整所述第二参考信号的所述电压值。本发明的范例实施例另提供一种均衡器电路的校准方法，其用于存储器存储装置。所述校准方法包括：接收第一信号；由均衡器电路根据控制参数调整所述第一信号并输出第二信号；根据第一参考信号与所述第二信号产生第一采样信号，其中所述第一采样信号反映所述第一信号所传递的数据；以及根据第二参考信号与所述第二信号产生第二采样信号并根据所述第二采样信号调整所述控制参数以校准所述均衡器电路。所述第一参考信号的电压值不同于所述第二参考信号的电压值。在本发明的一范例实施例中，根据所述第二参考信号与所述第二信号产生所述第二采样信号并根据所述第二采样信号调整所述控制参数以校准所述均衡器电路步骤包括：比较所述第二参考信号与所述第二信号并产生所述第二采样信号；根据所述第二采样信号决定计数值，其中所述计数值反映所述第二采样信号中的第一采样值的总数；以及根据所述计数值调整所述控制参数。在本发明的一范例实施例中，根据所述计数值调整所述控制信号的步骤包括：在分析所述第二采样信号中的n个采样值后，若所述计数值不符合预设条件，复位所述计数值并调整所述控制参数；以及在分析所述第二采样信号中的所述n个采样值后，若所述计数值符合所述预设条件，记录所述控制参数。在本发明的一范例实施例中，调整所述控制参数的步骤包括：调整所述均衡器电路的低频增益或所述均衡器电路的高频增益。在本发明的一范例实施例中，调整所述均衡器电路的所述低频增益或所述均衡器电路的所述高频增益的步骤包括：根据所述第一采样信号判断所述第一信号为低频信号或高频信号；若所述第一信号为所述低频信号，调整所述均衡器电路的所述低频增益；以及若所述第一信号为所述高频信号，调整所述均衡器电路的所述高频增益。在本发明的一范例实施例中，调整所述均衡器电路的所述低频增益或所述均衡器电路的所述高频增益的步骤包括：根据所述第一采样信号获得低频信号；利用所述低频信号调整所述均衡器电路的所述低频增益；根据所述第一采样信号获得高频信号；以及利用所述高频信号调整所述均衡器电路的所述高频增益。在本发明的一范例实施例中，所述的均衡器电路的校准方法还包括：经由参考信号调整电路调整所述第二参考信号的所述电压值。在本发明的一范例实施例中，所述第二参考信号的所述电压值相较于所述第一参考信号的所述电压值更远离所述第二信号的震荡中心电压。基于上述，在接收第一信号后，均衡器电路可根据控制参数调整第一信号并输出所述第二信号。接着，第一采样信号可根据第一参考信号与所述第二信号而产生，以反映所述第一信号所传递的数据。另外，第二采样信号可根据第二参考信号与所述第二信号而产生，且所述控制参数可根据所述第二采样信号而调整，以校准所述均衡器电路。特别是，所述第一参考信号的电压值不同于所述第二参考信号的电压值。藉此，可有效提高对于均衡器电路的校准效率。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是根据本发明的范例实施例所示出的信号接收电路的示意图；图2是根据本发明的范例实施例所示出的第二信号的示意图；图3是根据本发明的部分范例实施例所示出的均衡器电路的校准的时机的示意图；图4是根据本发明的范例实施例所示出的存储器存储装置的概要方块图；图5是根据本发明的范例实施例所示出的均衡器电路的校准方法的流程图；图6是根据本发明的范例实施例所示出的均衡器电路的校准方法的流程图；图7是根据本发明的范例实施例所示出的均衡器电路的校准方法的流程图。具体实施方式现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。图1是根据本发明的范例实施例所示出的信号接收电路的示意图。请参照图1，信号接收电路10包括均衡器电路101、时钟数据回复(clockanddatarecovery,cdr)电路102及校准控制电路103。均衡器电路101可接收信号(亦称为第一信号)s_1。均衡器电路101可根据至少一控制参数来调整信号s_1并产生信号(亦称为第二信号)s_2。例如，均衡器电路101可根据所述控制参数来对信号s_1进行补偿以产生信号s_2。信号s_2可反映均衡器电路101当前使用的控制参数对信号s_1的调整结果。此外，所述控制参数可包括均衡器电路101使用的vga参数、hfpk参数和/或lfpk参数等，且可调整的控制参数不限于此。在一范例实施例中，均衡器电路101可包括线性均衡器、连续时间线性均衡器(continuous-timelinearequalizer,ctle)、无限冲激响应电路(infiniteimpulseresponse,iir)及决策反馈均衡器(decisionfeedbackequalizer,dfe)的至少其中之一。均衡器电路101可根据当前的通道状态对信号s_1进行补偿(例如放大)以产生信号s_2。时钟数据回复电路102连接至均衡器电路101。时钟数据回复电路102可接收信号s_2与信号(亦称为第一参考信号)s_ref(1)。时钟数据回复电路102可根据信号s_ref(1)与信号s_2产生信号(亦称为第一采样信号)s_data。信号s_data可反映信号s_1所传递的数据(例如比特“1”或“0”)。在一范例实施例中，时钟数据回复电路102可根据信号(亦称为时钟信号或高速时钟信号)s_clk与信号s_ref(1)来采样信号s_2以产生信号s_data。信号s_clk可提供一个采样时钟以对信号s_2进行采样。信号s_ref(1)的电压值可作为一个参考电压电平(亦称为第一参考电压电平)以与信号s_2的电压值进行比较。例如，响应于信号s_clk的每一个上升沿(和/或下降沿)，信号s_2的电压值可与信号s_ref(1)的电压值进行比较。信号s_data可根据信号s_2的电压值与信号s_ref(1)的电压值之间每一次的比较结果(即信号s_2的电压值大于或小于信号s_ref(1)的电压值)而产生，以反映原始的信号s_1所传递的比特数据。在一范例实施例中，时钟数据回复电路102也可对信号s_2执行相位锁定以产生信号s_data。例如，时钟数据回复电路102可包括相位检测电路(未示出)、充电电路(未示出)及压控振荡器(未示出)。通过相位检测电路、充电电路及压控振荡器的共同运作，时钟数据回复电路102可逐渐将信号s_2的相位与信号s_data的相位保持同步。此外，时钟数据回复电路102可将信号s_clk传送至校准控制电路103。校准控制电路103连接至均衡器电路101与时钟数据回复电路102。校准控制电路103可接收信号(亦称为第二参考信号)s_ref(2)、信号s_2及信号s_clk。须注意的是，信号s_ref(1)的电压值不同于信号s_ref(2)的电压值。校准控制电路103可根据信号s_ref(2)、信号s_2及信号s_clk产生信号(亦称为第二采样信号)s_error。在一范例实施例中，校准控制电路103可根据信号s_clk与信号s_ref(2)来采样信号s_2以产生信号s_error。信号s_clk可提供一个采样时钟以对信号s_2进行采样。信号s_ref(2)的电压值可作为一个参考电压电平(亦称为第二参考电压电平)以与信号s_2的电压值进行比较。例如，响应于信号s_clk的每一个上升沿(和/或下降沿)，信号s_2的电压值可与信号s_ref(2)的电压值进行比较。信号s_error可根据信号s_2的电压值与信号s_ref(2)的电压值之间每一次的比较结果(即信号s_2的电压值大于或小于信号s_ref(2)的电压值)而产生。校准控制电路103可根据信号s_error来调整均衡器电路101所使用的控制参数以校准均衡器电路101。例如，校准控制电路103可根据信号s_error来发送信号(亦称为调整信号)s_adj至均衡器电路101以通过信号s_adj来调整均衡器电路101所使用的控制参数。例如，均衡器电路101对于信号s_1的补偿能力可通过调整均衡器电路101的控制参数来进行调整。均衡器电路101可根据此动态调整的控制参数来持续对信号s_1进行调变与补偿并产生信号s_2。在一范例实施例中，校准控制电路103可包括可编程的一般用途或特殊用途的微处理器、数字信号处理器(digitalsignalprocessor,dsp)、可编程控制器、专用集成电路(applicationspecificintegratedcircuits,asic)、可编程逻辑装置(programmablelogicdevice,pld)或其他类似装置或这些装置的组合。在一范例实施例中，信号接收电路10还包括参考信号调整电路104。参考信号调整电路104连接至校准控制电路103。参考信号调整电路104可用以调整信号s_ref(2)的电压值。例如，参考信号调整电路104可接收信号(亦称为预设参考信号)s_ref。信号s_ref可具有一预设电压值。参考信号调整电路104可通过提高或降低信号s_ref的电压值(即预设电压值)以产生信号s_ref(2)。参考信号调整电路104可将信号s_ref(2)提供至校准控制电路103。在一范例实施例中，参考信号调整电路104也可连接至时钟数据回复电路102并可提供信号s_ref(1)至时钟数据回复电路102。例如，信号s_ref(1)可通过提高或降低信号s_ref的电压值而产生。在一范例实施例中，信号s_2为震荡信号。在一范例实施例中，信号s_ref(2)的电压值相较于信号s_ref(1)的电压值更远离信号s_2的震荡中心电压。例如，信号s_2的震荡中心电压是指信号s_2的震荡中心处的电压电平。图2是根据本发明的一范例实施例所示出的第二信号的示意图。请参照图2，信号s_2可包含低频信号与高频信号。电压电平v_center用以表示信号s_2的震荡中心电压。在一范例实施例中，电压电平vth_data用以表示信号s_ref(1)的电压值，且电压电平vth_error用以表示信号s_ref(2)的电压值。电压电平vth_error高于电压电平vth_data，表示信号s_ref(2)的电压值高于信号s_ref(1)的电压值。在此范例实施例中，电压电平vth_error相较于电压电平vth_data更远离电压电平v_center。在一范例实施例中，电压电平vth_data’用以表示信号s_ref(1)的电压值，且电压电平vth_error’用以表示信号s_ref(2)的电压值。电压电平vth_error’低于电压电平vth_data’，表示信号s_ref(2)的电压值低于信号s_ref(1)的电压值。在此范例实施例中，电压电平vth_error’相较于电压电平vth_data’更远离电压电平v_center。请回到图1，在一范例实施例中，校准控制电路103包括比较电路1031与决策电路1032。比较电路1031连接至均衡器电路101、时钟数据回复电路102及参考信号调整电路104。决策电路1032连接至比较电路1031与均衡器电路101。比较电路1031可根据信号s_clk来对信号s_ref(2)与信号s_2进行比较并产生信号s_error。例如，信号s_error可反映在每一次的比较中信号s_2的电压值高于或低于信号s_ref(2)的电压值。比较电路1031可根据比较结果将信号s_error传送至决策电路1032。决策电路1032可根据信号s_error决定一个计数值。此计数值可反映信号s_error中特定类型的采样值(亦称为第一采样值)的总数。决策电路1032可根据此计数值调整所述控制参数。在一范例实施例中，假设信号s_ref(2)的电压值(即vth_error)高于信号s_ref(1)的电压值(即vth_data)，则第一采样值是指数值为“1”的采样值。以图2为例，在根据信号s_ref(2)的电压值(即vth_error)对信号s_2进行采样时，若信号s_2的电压值高于信号s_ref(2)的电压值，则所获得的采样值为数值“1”。反之，若信号s_2的电压值低于信号s_ref(2)的电压值，则所获得的采样值为数值“0”。因此，在信号s_ref(2)的电压值(即vth_error)高于信号s_ref(1)的电压值(即vth_data)的范例实施例中，所累计的计数值可反映在对于信号s_2的连续n次的采样中，信号s_2的电压值高于信号s_ref(2)的电压值的采样次数。在一范例实施例中，假设信号s_ref(2)的电压值(即vth_error’)低于信号s_ref(1)的电压值(即vth_data’)，则第一采样值是指数值为“0”的采样值。以图2为例，在根据信号s_ref(2)的电压值(即vth_error’)对信号s_2进行采样时，若信号s_2的电压值高于信号s_ref(2)的电压值，则所获得的采样值为数值“1”。反之，若信号s_2的电压值低于信号s_ref(2)的电压值，则所获得的采样值为数值“0”。因此，在信号s_ref(2)的电压值(即vth_error’)低于信号s_ref(1)的电压值(即vth_data’)的范例实施例中，所累计的计数值可反映在对于信号s_2的连续n次的采样中，信号s_2的电压值低于信号s_ref(2)的电压值的采样次数。在一范例实施例中，决策电路1032可分析信号s_error中的n个采样值，以获得所述计数值。所述计数值可反映所述n个采样值的采样结果的分布和/或统计特性。在分析所述n个采样值后，若此计数值不符合一个预设条件，决策电路1032可复位此计数值(例如将计数值归零)并指示均衡器电路101调整控制参数。在调整控制参数后，决策电路1032可重新分析新产生的信号s_error中的n个采样值并获得新的计数值。若计数值仍然不符合所述预设条件，决策电路1032可再次复位此计数值并指示均衡器电路101再次调整控制参数。此外，若所述计数值符合预设条件，决策电路1032可判定均衡器电路101的校准已完成并记录均衡器电路101当前使用的控制参数。例如，响应于所述计数值符合预设条件而纪录的控制参数可被决定为最适用于当前通道状态的控制参数。在一范例实施例中，在分析所述n个采样值后，决策电路1032可判断所获得计数值是否大于或等于一预设值。例如，此预设值可为5或其他正整数。若此计数值大于或等于此预设值，决策电路1032可判定此计数值符合预设条件并可停止对均衡器电路101的校准。此外，若此计数值小于此预设值，决策电路1032可判定此计数值不符合预设条件并可持续对均衡器电路101进行校准。在一范例实施例中，决策电路1032可通过信号s_adj来调整均衡器电路101的低频增益(例如vga参数)或高频增益(例如hfpk参数和/或lfpk参数)。例如，针对图2中的低频信号，在刚开始校准时，决策电路1032可先将均衡器电路101的低频增益设为最低。尔后，在校准均衡器电路101的过程中，决策电路1032可逐渐提高均衡器电路101的低频增益，以改善信号s_2中低频信号的信号品质。类似地，针对图2中的高频信号，在刚开始校准时，决策电路1032可先将均衡器电路101的高频增益设为最低。尔后，在校准均衡器电路101的过程中，决策电路1032可逐渐提高均衡器电路101的高频增益，以改善信号s_2中高频信号的信号品质。在一范例实施例中，决策电路1032可根据信号s_data判断当前的信号s_1(或s_2)为低频信号或高频信号。若判定信号s_1(或s_2)为低频信号，在校准均衡器电路101的过程中，决策电路1032可利用此低频信号来调整(例如逐渐提高)均衡器电路101的低频增益。或者，若判定信号s_1(或s_2)为高频信号，在校准均衡器电路101的过程中，决策电路1032可利用此高频信号来调整(例如逐渐提高)均衡器电路101的低频增益。在一范例实施例中，决策电路1032可根据信号s_data所呈现的采样结果为低转态(lowtransition)或高转态(hightransition)，决定当前的信号s_1(或s_2)为低频信号或高频信号。若信号s_data所呈现的采样结果为低转态(即信号s_data所呈现的采样结果包含多个连续的“1”或多个连续的“0”)，表示信号s_2的转态速度较慢，因此决策电路1032可判定当前的信号s_1(或s_2)为低频信号。反之，若信号s_data所呈现的采样结果为高转态(即信号s_data所呈现的采样结果包含多个非连续的“1”或多个非连续的“0”)，表示信号s_2的转态速度较快，因此决策电路1032可判定当前的信号s_1(或s_2)为高频信号。在一范例实施例中，决策电路1032可根据信号s_data(例如信号s_data所呈现的采样结果为低转态或高转态)，从信号s_1(或s_2)中获得图2的低频信号或高频信号。若所获得的信号为低频信号(例如信号s_data所呈现的采样结果为低转态)，在校准均衡器电路101的过程中，决策电路1032可利用此低频信号来调整(例如逐渐提高)均衡器电路101的低频增益。或者，若所获得的信号为高频信号(例如信号s_data所呈现的采样结果为高转态)，在校准均衡器电路101的过程中，决策电路1032可利用此高频信号来调整(例如逐渐提高)均衡器电路101的高频增益。在一范例实施例中，决策电路1032也可根据信号s_error所呈现的采样结果为低转态或高转态，决定当前的信号s_1(或s_2)为低频信号或高频信号。若信号s_error所呈现的采样结果为低转态(即信号s_error所呈现的采样结果包含多个连续的“1”或多个连续的“0”)，表示信号s_2的转态速度较慢，因此决策电路1032可判定当前的信号s_1(或s_2)为低频信号。反之，若信号s_error所呈现的采样结果为高转态(即信号s_error所呈现的采样结果包含多个非连续的“1”或多个非连续的“0”)，表示信号s_2的转态速度较快，因此决策电路1032可判定当前的信号s_1(或s_2)为高频信号。须注意的是，信号接收电路10中所有电路模块的设置与连接方式仅为范例，而非用以限制本发明。在其他范例实施例中，信号接收电路10中所有电路模块的设置与连接方式皆可以根据实务需求调整。此外，在其他范例实施例中，更多有用的电路模块和/或电子元件皆可以被加入至信号接收电路10中或者用以取代信号接收电路10中特定的电路模块和/或电子元件，视实务需求而定。在一范例实施例中，信号接收电路10可设置在存储器存储装置中，以接收来自主机系统的信号s_1。然而，在另一范例实施例中，信号接收电路10亦可设置于其他类型的电子装置中，而不限于存储器存储装置。图3是根据本发明的部分范例实施例所示出的均衡器电路的校准的时机的示意图。请参照图1与图3，在一范例实施例中，均衡器电路101的校准操作可在存储器存储装置与主机系统之间的握手(handshake)阶段中(即时间点t0至t1之间)执行。在此握手阶段中，存储器存储装置与主机系统之间会相互传递初始信号(亦称为握手信号)以建立连线。换言之，在图3的范例实施例中，图1中所传递的信号s_1为握手阶段中用以建立主机系统与存储器存储装置之间的连线的初始信号。在完成握手阶段(即时间点t1之后)之后，可进入传输阶段(即时间点t1至t2之间)。在传输阶段中，存储器存储装置可利用经校准的均衡器电路101来调变来自主机系统的数据信号。在一范例实施例中，在握手阶段中，均衡器电路101的校准操作可分别针对信号s_1中的低频信号与高频信号进行校准。例如，在一范例实施例中，均衡器电路101的校准操作可先根据信号s_1中的低频信号进行校准，然后再根据信号s_1中的高频信号进行校准。或者，在一范例实施例中，均衡器电路101的校准操作可先根据信号s_1中的高频信号进行校准，然后再根据信号s_1中的低频信号进行校准。在一范例实施例中，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)与控制器(亦称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。请参照图4，存储器存储装置40包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。图1的信号接收电路10可设置在连接接口单元41、存储器控制电路单元42和/或可复写式非易失性存储器模块43中。连接接口单元41用以将存储器存储装置40连接至主机系统。存储器存储装置40可经由连接接口单元41与主机系统通信。在本范例实施例中，连接接口单元41是相容于串行高级技术附件(serialadvancedtechnologyattachment,sata)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合并行高级技术附件(paralleladvancedtechnologyattachment,pata)标准、电气和电子工程师协会(instituteofelectricalandelectronicengineers,ieee)1394标准、高速周边零件连接接口(peripheralcomponentinterconnectexpress,pciexpress)标准、通用串行总线(universalserialbus,usb)标准、sd接口标准、超高速一代(ultrahighspeed-i,uhs-i)接口标准、超高速二代(ultrahighspeed-ii,uhs-ii)接口标准、存储棒(memorystick,ms)接口标准、mcp接口标准、mmc接口标准、emmc接口标准、通用快闪存储器(universalflashstorage,ufs)接口标准、emcp接口标准、cf接口标准、整合式驱动电子接口(integrateddeviceelectronics,ide)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。存储器控制电路单元42用以执行以硬体型式或韧体型式实作的多个逻辑门或控制指令并且根据主机系统的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。可复写式非易失性存储器模块43是连接至存储器控制电路单元42并且用以存储主机系统所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(singlelevelcell,slc)nand型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(multilevelcell,mlc)nand型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(triplelevelcell，tlc)nand型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(quadlevelcell，qlc)nand型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“编程(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。在本范例实施例中，可复写式非易失性存储器模块43的存储单元会构成多个实体编程单元，并且此些实体编程单元会构成多个实体抹除单元。具体来说，同一条字线上的存储单元会组成一或多个实体编程单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体编程单元至少可被分类为下实体编程单元与上实体编程单元。例如，一存储单元的最低有效比特(leastsignificantbit，lsb)是属于下实体编程单元，并且一存储单元的最高有效比特(mostsignificantbit，msb)是属于上实体编程单元。一般来说，在mlcnand型快闪存储器中，下实体编程单元的写入速度会大于上实体编程单元的写入速度，和/或下实体编程单元的可靠度是高于上实体编程单元的可靠度。在本范例实施例中，实体编程单元为编程的最小单元。即，实体编程单元为写入数据的最小单元。例如，实体编程单元为实体页面(page)或是实体扇(sector)。若实体编程单元为实体页面，则此些实体编程单元通常包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,b)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。图5是根据本发明的一范例实施例所示出的均衡器电路的校准方法的流程图。请参照图5，在步骤s501中，接收第一信号。在步骤s502中，由均衡器电路根据控制参数调整所述第一信号并输出第二信号。在步骤s503中，根据第一参考信号与所述第二信号产生第一采样信号，其中所述第一采样信号反映所述第一信号所传递的数据。在步骤s504中，根据第二参考信号与所述第二信号产生第二采样信号并根据所述第二采样信号调整所述控制参数，以校准所述均衡器电路。特别是，所述第一参考信号的电压值不同于所述第二参考信号的电压值。图6是根据本发明的一范例实施例所示出的均衡器电路的校准方法的流程图。请参照图6，在步骤s601中，启动均衡器电路的低频校准。在步骤s602中，设定第二参考信号的电压值。以图2为例，可将第二参考信号的电压值设定于电压电平vth_error或vth_error’。在步骤s603中，判断第二参考信号的电压值是否大于第一参考信号的电压值。若第二参考信号的电压值大于第一参考信号的电压值，表示此次的校准操作是将第二参考信号与第一参考信号的电压值分别设定于图2的vth_error与vth_data。在步骤s604中，对第二信号的低频部分进行采样并更新计数值。特别是，步骤s604中记录的计数值可反映第二信号的电压值大于第二参考信号的电压值的采样次数。另一方面，若第二参考信号的电压值不大于第一参考信号的电压值，表示此次的校准操作是将第二参考信号与第一参考信号的电压值分别设定于图2的vth_error’与vth_data’。在步骤s605中，对第二信号的低频部分进行采样并更新计数值。特别是，步骤s605中记录的计数值可反映第二信号的电压值小于第二参考信号的电压值的采样次数。在步骤s606中，判断采样值的总数是否足够。例如，假设预设是需要收集到n个采样值，则采样值的总数须大于或等于n。若采样值的总数不足，可重复执行步骤s603与s604(或s605)以持续收集采样值。若采样值的总数已足够(例如已收集到n个采样值)，在步骤s607中，判断所累计的计数值是否符合预设条件。若计数值不符合预设条件，在步骤s608中，复位计数值，并且在步骤s609，调整均衡器电路的低频增益(例如vga参数)和/或其他控制参数。或者，若计数值符合预设条件，在步骤s610中，判定已完成对于均衡器电路的低频校准并记录当前的控制参数。图7是根据本发明的一范例实施例所示出的均衡器电路的校准方法的流程图。请参照图7，在步骤s701中，启动均衡器电路的高频校准。在步骤s702中，设定第二参考信号的电压值。以图2为例，可将第二参考信号的电压值设定于电压电平vth_error或vth_error’。在步骤s703中，判断第二参考信号的电压值是否大于第一参考信号的电压值。若第二参考信号的电压值大于第一参考信号的电压值，表示此次的校准操作是将第二参考信号与第一参考信号的电压值分别设定于图2的vth_error与vth_data。在步骤s704中，对第二信号的高频部分进行采样并更新计数值。特别是，步骤s704中记录的计数值可反映第二信号的电压值大于第二参考信号的电压值的采样次数。另一方面，若第二参考信号的电压值不大于第一参考信号的电压值，表示此次的校准操作是将第二参考信号与第一参考信号的电压值分别设定于图2的vth_error’与vth_data’。在步骤s705中，对第二信号的高频部分进行采样并更新计数值。特别是，步骤s705中记录的此计数值可反映第二信号的电压值小于第二参考信号的电压值的采样次数。在步骤s706中，判断采样值的总数是否足够。例如，假设预设是需要收集到n个采样值，则采样值的总数须大于或等于n。若采样值的总数不足，可重复执行步骤s703与s704(或s705)以持续收集采样值。若采样值的总数已足够(例如已收集到n个采样值)，在步骤s707中，判断所累计的计数值是否符合预设条件。若计数值不符合预设条件，在步骤s708中，复位计数值，并且在步骤s709中，调整均衡器电路的高频增益(例如hfpk参数与lfpk参数)和/或其他控制参数。或者，若计数值符合预设条件，在步骤s710中，判定已完成对于均衡器电路的高频校准并记录当前的控制参数。需注意的是，在图6与图7的范例实施例中，对于当前要启动均衡器电路的低频校准或高频校准可根据当前第二信号是低频信号或高频信号而定。关于识别当前第二信号为低频信号或高频信号的操作可参照前述范例实施例的说明，在此便不赘述。此外，图6与图7中各步骤已详细说明如上，在此便不再赘述。需注意的是，图6与图7中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图6与图7的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。综上所述，本发明的范例实施例可根据经采样产生的第一采样信号和/或第二采样号各自的采样统计特性来获得诸如第一信号(或第二信号)为高频信号(高转态)或低频信号(低转态)的信息以及是否完成均衡器电路的校准的信息。相较于传统上需要额外设置的复杂的校准电路，本发明的范例实施例提出的信号接收电路的电路结构较为简单且可有效提高对于均衡器电路的校准效率。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。当前第1页12当前第1页12