一种新型卫星通信基带芯片结构的制作方法

本发明属于通信技术领域，涉及一种新型卫星通信基带芯片结构。

背景技术：

在卫星通信系统中，终端用户所使用的设备都需要包含基带信号处理模块，用于对通信信号的编码与解码。通常的基带信号处理模块具有ad/da变换、采样、滤波、解调、译码、编码、校验等功能，而这些功能的具体实现是由各个独立的tuner、adc、dac、fpga、dsp及cpu芯片来共同完成，功耗、成本都比较高，占用的pcb面积也较大。

随着终端设备小型化、轻型化的发展趋势越来越明显，将多个独立芯片的功能由一个芯片完成是当前技术发展的主要方向。目前国内外已经有一些满足dvb编码标准的一体化soc芯片，国外的厂家包括以色列的satixfy和法国的意法半导体，satixfy的soc芯片目前还不成熟，使用satixfy芯片的厂家主要是idirect，使用效果不佳，意法半导体soc芯片前向带宽较窄；国内厂家的华为、中天联科、上海澜起、北京高讯拓达等厂家的dvb标准芯片都是单向处理芯片，仅支持接收信号处理，但无双向soc芯片。

因此，开发一款具有自主知识产权、高速率、支持收发双向信号处理的卫星通信基带处理芯片非常有必要。

技术实现要素：

本发明的目的是提供一种新型卫星通信基带芯片结构，解决了目前卫星通信基带芯片接收速率低，且只支持单向接收，不支持收发双向的问题。

本发明所采用的技术方案是，一种新型卫星通信基带芯片结构，包括apb-dev模块，apb-dev模块分别连接对外调试接口模块、2x4接口转换模块、内存模块、对外存储接口模块及内存模块；

2x4接口转换模块还分别连接cpu主控制器模块、highspeedserdes模块、risc-v模块及内存模块；

apb-dev模块与内存模块之间连接有rx-mod模块、tx-mod模块。

本发明的特点还在于，

内存模块还分别连接dsp0模块和dsp1模块，dsp0模块还与highspeedserdes模块连接。

cpu主控制器模块为双核处理器。

对外调试接口模块包括pwm接口、uart接口、i2c接口、spi接口及timer接口。

对外存储接口模块包括4x1接口转换模块，4x1接口转换模块分别连接flsah模块、usb模块、gmac模块、crypt模块。

rx-mod模块用于解调、解多任务、解交织、信道解码及解封装。rx-mod模块、tx-mod模块内均自带mcu和dsp。

本发明的有益效果是，本发明在一个芯片上集成了信号的接收和发送功能，同时，为了提高芯片信号处理的速度，使用两个dsp模块dsp0、dsp1进行软件协议栈和信号处理，信号处理速度更快，芯片面积更小，也降低了成本。

附图说明

图1是本发明一种新型卫星通信基带芯片结构的结构示意图。

图中，1.cpu主控制器模块，2.对外调试接口模块，3.highspeedserdes模块，4.2x4接口转换模块，5.apb-dev模块，6.外存储接口模块，7.4x1接口转换模块，8.内存模块，9.risc-v模块，10.tx-mod模块，11.rx-mod模块，12.dsp1模块，13.dsp0模块。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本发明一种新型卫星通信基带芯片结构，如图1所示，包括apb-dev模块5，apb-dev模块5分别连接对外调试接口模块2、2x4接口转换模块4、对外存储接口模块6及内存模块8；

2x4接口转换模块4还分别连接cpu主控制器模块1、highspeedserdes模块3(高速外部数据传输)、risc-v模块(处理器)9及内存模块8；

apb-dev模块9与内存模块8之间连接有rx-mod模块11、tx-mod模块10。rx-mod模块11用于信号接收，tx-mod模块10用于信号发送。

内存模块8还分别连接dsp0模块13和dsp1模块12，dsp0模块13还与highspeedserdes模块3连接。dsp0模块13和dsp1模块12为软件协议栈和信号处理。

cpu主控制器模块1为双核或多核处理器。cpu单元集成不小于双核的cpu，mips或arm。主频不低于1ghz，32kb的l1指令缓存，32kb的l1数据缓存，l2有512kb缓存。

对外调试接口模块2包括pwm接口、uart接口、i2c接口、spi接口及timer接口。

对外存储接口模块6包括4x1接口转换模块7，4x1接口转换模块7分别连接flsah模块(外部存储)、usb模块(外部中速数据传输)、gmac模块(网络连接)、crypt模块(加解密模块)。

rx-mod模块11用于解调、解多任务、解交织、信道解码及解封装。

rx-mod模块11、tx-mod模块10内均自带mcu和dsp。

本发明一种新型卫星通信基带芯片结构的工作过程为：终端接收dvb-s2x/dvb-s2的中频模拟信号(950mhz-2150mhz)，经由片外调谐芯片处理后得到零中频模拟信号进入rx-mod模块11，先经由rx-mod模块11中的一组adc把零中频模拟信号转换为数字信号。接下来rx-mod模块11进行解调(demodulation)、解多任务(de-multiplexing)、解交织(de-inter-leaving)、信道解码(decoding)、解封装(decapsulation)等处理后把数据放入内存模块8。再由外存储接口模块6中的crypt模块从内存模块8中取出进行解密(decrypt)后送给cpu主控制器模块1，然后由cpu主控制器模块1对信令数据根据协议进行处理，同时对业务数据恢复为ip数据通过外存储接口模块6中的flash模块存入本地或者通过usb、gmac或者高速serdes来传输给外部设备。

由于rx-mod模块11(tx-mod模块10)要进行多种信号处理任务，涉及的算法和模块微架构都比较复杂。为了提高效率，各个算法是软硬件协同实现，rx-mod模块11、tx-mod模块10内部自带mcu和dsp，解调解码等算法由自带的mcu和dsp通过firmware(固件)来实现，硬件主要做调度。

dsp0模块13和dsp1模块12用作rx-mod中算法的补充，当rx-mod可以自己完成任务时，可以关闭dsp0模块13和dsp1模块12降低芯片功耗。

发射信号时，soc芯片(本发明芯片)的cpu主控制器模块1将从u盘(利用usb模块)、网络(利用gmac模块)或者高速serdes(利用highspeedserdes模块)接收的数据或者本地的数据(利用flash模块)封装为协议规定的gse或rle数据，然后对其进行加密(encrypt，利用crypt模块)，然后由tx-mod模块10重新编码(encode,利用dsp1模块12和dsp0模块13)。tx-mod模块10从内存模块8中取出已经完成加密和重新编码的数据，按照dvb-s2x/dvb-s2/dvb-rcs2的编码规定进行信道编码(coding)、交织(inter-leaving)、调制(modulation)等多项基带运算和处理后，通过dac把数据信号转换成模拟零中频信号，最后再由片外的射频芯片和天线发送出去。

内存模块8通过ddr-clk模块与highspeedserdes模块实现信号同步；

内存模块8通过ddr-clk模块与2x4接口转换模块4实现信号同步；

内存模块8通过std-clk模块与apb-dev模块5实现信号同步；

内存模块8通过dsp-clk模块与dsp0模块13实现信号同步；

内存模块8通过dsp-clk模块与dsp1模块12实现信号同步；

内存模块8通过rx-clk模块与rx-mod模块11实现信号同步；

内存模块8通过tx-clk模块与tx-mod模块10实现信号同步；

实施例1

在接收方向，接收模块集成模数转换adc功能，支持l频段(950mhz～2150mhz)下变频至零中频。支持4个或更多个通道(包括下变频、adc、解调、解码)，可最大聚合单个500msps载波信号；双通道时，每通道最高250msps；4通道时，每通道最高125msps；最高接收信息速率不低于1gbps。支持dvb-s2和dvb-s2x信号的解调解码功能，调制方式包括bpsk、qpsk、8psk、16apsk、32apsk、64apsk、128apsk、256apsk。编码方式为bch+ldpc。滚降系数0.05,0.1,0.15,0.2,0.25,0.35。其它指标如下：

链路层封装格式：ts、gse。bb帧长：16200,64800,32400(forvl-snrs2x)。

支持dvb-s2x协议中的vl-snr模式。

支持dvb-s2协议中timeslicing功能(dvb-s2part1,annexm)。

支持diseqc2.x协议,22-khz。

支持ccm、vcm、acm模式。

支持信噪比估计功能。

接收的误码门限值相对于dvb-s2和dvb-s2x协议中的门限值恶化不超过0.3db。

sof和ncr的抖动：在rs>1msps时，小于100nspp。

实施例2

在发送方向，发送模块集成数模转换dac功能。协议支持满足dvb-s2、dvb-s2x、dvb-rcs2协议，dvb-s2/dvb-s2x协议时回传为scpc体制，dvb-rcs2协议时为tdma体制。dvb-s2/dvb-s2x协议时满足最大500msps符号速率，不小于1gbps信息速率；dvb-rcs2协议时满足最大100msps，不小于400mbps信息速率。

在采用dvb-s2/dvb-s2x协议时，支持的调制方式与接收方向一致；采用dvb-rcs2协议时，调制方式为bpsk,qpsk,8psk,16qam,cpm。

而编码方式在dvb-s2/dvb-s2x协议时，与接收方向一致；采用dvb-rcs2协议时，为16状态double-binaryturbo。

滚降系数在dvb-s2/dvb-s2x协议时，与接收方向一致；在dvb-rcs2协议时，是0.1,0.15,0.2,0.25,0.35。