具有错误侦测功能的智能网卡系统及错误侦测方法与流程

1.本发明涉及一种系统及方法，特别涉及一种具有错误侦测功能的智能网卡系统及错误侦测方法。


背景技术：

2.网卡是接入网络进行通信的必备装置，并且与主板上的中央处理单元(central processing unit；cpu)配合而完成整个网络协议中各层的处理。随着科技的发展，智慧网卡也逐渐普及。一般来说，相较于传统网卡，智慧网卡除了可以收发数据外，同时还具备高性能及可编成的运算能力。然而智能网卡上的系统芯片若发生奇偶校验错误(parity error；perr)、系统错误(system error；serr)或修正记忆体错误(multi bit ecc memory error)，则会造成系统芯片故障，导致智能网卡无法正常运作。因此，先前技术存在改善的空间。


技术实现要素：

3.有鉴于在先前技术中，奇偶校验错误、系统错误或修正记忆体错误所造成智能网卡无法正常运作所衍生出的种种问题。本发明的目的在于提供一种具有错误侦测功能的智能网卡系统，用以解决先前技术中的至少一个问题。
4.本发明为解决先前技术的问题，所采用的必要技术手段为提供一种具有错误侦测功能的智能网卡系统，外接于一主机系统，包含一处理芯片与一复杂可程序化逻辑装置。处理芯片包含一奇偶校验侦测模组、一系统错误侦测模组、一修正记忆体侦测模组与一第一通讯模组。奇偶校验侦测模组用以侦测处理芯片的一奇偶校验错误信息。系统错误侦测模组用以侦测处理芯片的一系统错误信息。修正记忆体侦测模组用以侦测处理芯片的一修正记忆体错误信息。第一通讯模组电性连接奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组，用以在侦测出奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者时，传送出上述奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者。
5.复杂可程序化逻辑装置电性连接处理芯片，并包含一接收模组、一错误储存模组与一第二通讯模组。接收模组电性连接第一通讯模组，用以接收上述奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者。错误储存模组电性连接接收模组，并包含一奇偶校验储存单元、一系统错误储存单元与一修正记忆体储存单元。奇偶校验储存单元用以储存奇偶校验错误信息。系统错误储存单元用以储存系统错误信息。修正记忆体储存单元用以储存修正记忆体错误信息。第二通讯模组电性连接错误储存模组，用以将上述奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者传送至主机系统的一基板管理控制器。
6.其中，基板管理控制器接收并储存上述奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者后，传送一清除信号，使智能网卡系统受操作地单独重新启
动之后，错误储存模组清除上述奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者，以使智能网卡系统正常运作。
7.可选的，所述第一通讯模组，利用一串行通用型输入输出接口电性连接接收模组。
8.可选的，所述第二通讯模组，为一i2c模组。
9.可选的，所述第二通讯模组，利用一电源管理总线电性连接主机系统的基板管理控制器。
10.基于同一发明构思，本发明还提供一种错误侦测方法，利用如上述的具有错误侦测功能的智能网卡系统加以实施，并包含以下步骤：利用奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组侦测出上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息中的至少一者；利用第一通讯模组传送出上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息中的至少一者；利用接收模组接收上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息中的至少一者；利用错误储存模组储存上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息中的至少一者；利用第二通讯模组将上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息中的至少一者传送至基板管理控制器；使智能网卡系统单独重新启动；利用错误储存模组接收清除信号，并清除上述奇偶校验错误信息、系统错误信息与修正记忆体侦测模组中的至少一者。
11.承上所述，本发明所提供的具有错误侦测功能的智能网卡系统及错误侦测方法，利用奇偶校验侦测模组、系统错误侦测模组、修正记忆体侦测模组分别侦测处理芯片的奇偶校验错误信息、系统错误信息与修正记忆体错误信息，利用奇偶校验储存单元、系统错误储存单元与修正记忆体储存单元分别储存奇偶校验错误信息、系统错误信息与修正记忆体错误信息，相较于先前技术，本发明可以正常并稳定的记录会导致处理芯片故障无法正常运作的奇偶校验错误信息、系统错误信息与修正记忆体错误信息，并可以将上述错误信息传送至主机系统的基板管理控制器，且可以相对于主机系统单独重新启动，使错误储存模组清除上述错误信息，直到奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组没有侦测到上述错误信息后，具有错误侦测功能的智能网卡系统便能正常运作。
附图说明
12.图1是本发明实施例一所提供的具有错误侦测功能的智能网卡系统的方块图；
13.图2是本发明实施例一所提供的错误侦测方法的流程图。
14.附图标记：
[0015]1‑
具有错误侦测功能的智能网卡系统；
[0016]
11
‑
处理芯片；
[0017]
111
‑
奇偶校验侦测模组；
[0018]
112
‑
系统错误侦测模组；
[0019]
113
‑
修正记忆体侦测模组；
[0020]
114
‑
第一通讯模组；
[0021]
12
‑
复杂可程序化逻辑装置；
[0022]
121
‑
接收模组；
[0023]
122
‑
错误储存模组；
[0024]
1221
‑
奇偶校验储存单元；
[0025]
1222
‑
系统错误储存单元；
[0026]
1223
‑
修正记忆体储存单元；
[0027]
123
‑
第二通讯模组；
[0028]2‑
主机系统；
[0029]
21
‑
基板管理控制器。
具体实施方式
[0030]
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和申请专利范围，本发明的优点和特征将更清楚。需说明的是，图式均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0031]
请参阅图1与图2，其中，图1是本发明实施例一所提供的具有错误侦测功能的智能网卡系统的方块图；以及，图2是本发明实施例一所提供的错误侦测方法的流程图。如图所示，一种错误侦测方法利用一种具有错误侦测功能的智能网卡系统1加以实施，并包含步骤s101至步骤s108。
[0032]
具有错误侦测功能的智能网卡系统1外接于一主机系统2，并包含一处理芯片11与一复杂可程序化逻辑装置(complex programmable logic device；cpld)12。
[0033]
处理芯片11包含一奇偶校验侦测模组111、一系统错误侦测模组112、一修正记忆体侦测模组113与一第一通讯模组114。其中，处理芯片11为一系统单芯片(system on a chip；soc)。
[0034]
复杂可程序化逻辑装置12电性连接处理芯片11，并包含一接收模组121、一错误储存模组122与一第二通讯模组123。错误储存模组122包含一奇偶校验储存单元1221、一系统错误储存单元1222与一修正记忆体储存单元1223。
[0035]
步骤s101：奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组是否侦测出奇偶校验错误信息、系统错误信息或修正记忆体错误信息。
[0036]
奇偶校验侦测模组111用以侦测处理芯片11的一奇偶校验错误(parity error；perr)信息。系统错误侦测模组112用以侦测处理芯片11的一系统错误(system error；serr)信息。修正记忆体侦测模组113用以侦测处理芯片11的一修正记忆体错误(multi bit ecc memory error)信息。上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息可以统称为错误信息，若处理芯片11产生上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的任何一者，则会导致处理芯片11故障无法正常运作。实际操作上，处理芯片11也可能产生上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的至少二者。
[0037]
因此，奇偶校验侦测模组111、系统错误侦测模组112与修正记忆体侦测模组113会侦测处理芯片11是否产生上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的任何一者。在奇偶校验侦测模组111、系统错误侦测模组112与修正记忆体侦测模组113侦测出上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的至少一者时，则会进入步骤s102。
[0038]
步骤s102：利用第一通讯模组传送出上述错误信息。
[0039]
第一通讯模组114电性连接奇偶校验侦测模组111、系统错误侦测模组112与修正
记忆体侦测模组113，用以接收并传送出上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的至少一者。
[0040]
举例说明，当只有奇偶校验侦测模组111侦测出奇偶校验错误信息，而系统错误侦测模组112与修正记忆体侦测模组113没有侦测出系统错误信息与修正记忆体错误信息时，第一通讯模组114仅会传送出奇偶校验错误信息。当奇偶校验侦测模组111与系统错误侦测模组112分别侦测出奇偶校验错误信息与系统错误信息，而修正记忆体侦测模组113没有侦测出修正记忆体错误信息时，第一通讯模组114便会传送出奇偶校验错误信息与系统错误信息。
[0041]
步骤s103：利用接收模组接收上述错误信息。
[0042]
复杂可程序化逻辑装置12的接收模组121电性连接第一通讯模组114，用以接收上述错误信息。如上所述，第一通讯模组114传送出哪种错误信息，接收模组121就会接收到哪种错误信息。实际操作上，第一通讯模组114可利用一串行通用型输入输出(serial general purpose input/output；sgpio)接口电性连接接收模组121，但不以此为限。
[0043]
步骤s104：利用错误储存模组储存上述错误信息。
[0044]
复杂可程序化逻辑装置12的错误储存模组122电性连接接收模组121，用以储存上述错误信息，并包含一奇偶校验储存单元1221、一系统错误储存单元1222与一修正记忆体储存单元1223。如上所述，接收模组121接收到哪种错误信息，错误储存模组122就会储存哪种错误信息。而奇偶校验储存单元1221是用以储存奇偶校验错误信息，系统错误储存单元1222用以储存系统错误信息，修正记忆体储存单元1223则是用以储存修正记忆体错误信息。
[0045]
步骤s105：利用第二通讯模组将上述错误信息传送至基板管理控制器。
[0046]
复杂可程序化逻辑装置12的第二通讯模组123电性连接错误储存模组122，用以将上述错误信息传送至主机系统2的一基板管理控制器(baseboard management controller；bmc)21。如上所述，错误储存模组122储存哪种错误信息，第二通讯模组123便会传送哪种错误信息。
[0047]
步骤s106：利用基板管理控制器储存上述错误信息，并传送清除信号。
[0048]
基板管理控制器21会储存上述错误信息，并且得知具有错误侦测功能的智能网卡系统1处于一异常状态，故会产生并传送一清除信号。基板管理控制器21储存上述错误信息也可供一用户自主机系统2观察并得知具有错误侦测功能的智能网卡系统1的状态以及导致异常状态的错误信息种类。
[0049]
步骤s107：使智能网卡系统单独重新启动。
[0050]
因为具有错误侦测功能的智能网卡系统1外接于主机系统2，因此，具有错误侦测功能的智能网卡系统1受操作地相较于主机系统2而单独重新启动。需说明的是，具有错误侦测功能的智能网卡系统1单独重新启动，并不会影响到主机系统2，因此主机系统2仍然可以正常运作。
[0051]
步骤s108：利用错误储存模组接收清除信号，并清除上述错误信息。
[0052]
复杂可程序化逻辑装置12的错误储存模组122接收清除信号后，便会清除上述错误信息。
[0053]
上述步骤s108会接回步骤s101，此时，会再利用奇偶校验侦测模组111、系统错误
侦测模组112与修正记忆体侦测模组113侦测处理芯片11是否产生上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的至少一者。若结果仍为是，则会再次进行上述步骤s102至s108。
[0054]
当奇偶校验侦测模组111、系统错误侦测模组112与修正记忆体侦测模组113都未侦测处理芯片11产生上述奇偶校验错误信息、系统错误信息与修正记忆体错误信息的任何一者时，表示具有错误侦测功能的智能网卡系统1可以正常运作，本发明较佳实施例所提供之错误侦测方法便会结束。
[0055]
综上所述，本发明所提供的具有错误侦测功能的智能网卡系统及错误侦测方法，利用奇偶校验侦测模组、系统错误侦测模组、修正记忆体侦测模组分别侦测处理芯片的奇偶校验错误信息、系统错误信息与修正记忆体错误信息，利用奇偶校验储存单元、系统错误储存单元与修正记忆体储存单元分别储存奇偶校验错误信息、系统错误信息与修正记忆体错误信息，相较于先前技术，本发明可以正常并稳定的记录会导致处理芯片故障无法正常运作的奇偶校验错误信息、系统错误信息与修正记忆体错误信息，并可以将上述错误信息传送至主机系统的基板管理控制器，且可以相对于主机系统单独重新启动，使错误储存模组清除上述错误信息，直到奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组没有侦测到上述错误信息后，具有错误侦测功能的智能网卡系统便能正常运作。
[0056]
另外，若奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组持续侦测到上述错误信息后，本发明较佳实施例所提供的具有错误侦测功能的智能网卡系统及错误侦测方法便会重复上述侦测、传送、储存、重新启动等步骤，直到奇偶校验侦测模组、系统错误侦测模组与修正记忆体侦测模组没有侦测到上述错误信息后，使具有错误侦测功能的智能网卡系统能正常运作。
[0057]
通过以上较佳具体实施例之详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请之专利范围的范畴内。