本申请涉及通信领域,具体而言,涉及一种射频信号内校准系统及相控阵天线。
背景技术:
平板相控阵具有灵活的波束变换能力、快速的扫描切换能力以及高可靠、轻重量等诸多优点。近年来,平板相控阵被广泛应用于各类民用通信系统和多种雷达系统。由于相控阵系统的结构较为复杂,元器件数量较多,在长期使用或者存储过后,有源射频通道的幅度相位特性会发生变化,将导致整机天线的恶化。因此,平板相控阵在工作过程中需进行校准,将幅相信息进行修正。
现有的校准方法一般采用近场或者远场校准,对于工作中的产品而言具有一定的挑战,往往外场不具备近场或者远场校准的技术条件,并且近场或者远场校准整体较为耗时耗力,成本昂贵,不利于产品的维护。
技术实现要素:
本申请的目的在于提供一种射频信号内校准系统及相控阵天线,以至少部分改善上述问题。
为了实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本申请实施例提供一种射频信号内校准系统,所述射频信号内校准系统包括:射频馈电层、耦合层、合成层以及处理系统,所述耦合层位于所述射频馈电层和合成层之间;
所述射频馈电层设有用于向天线单元输出信号的输出馈线;
所述合成层设有信号收集网络,所述信号收集网络用于收集对应的输出馈线的耦合信号,并将收集到的耦合信号进行合成,以得到校准信号,将所述校准信号传输给所述处理系统;
所述处理系统依据所述校准信号判断是否需要进行校准。
在一种可能的实现方式中,所述射频馈电层的第一侧设有至少一组芯片,所述芯片包括一个射频信号输入端口和至少2个射频信号输出端口,每一个射频信号输出端口分别通过不同的输出馈线与对应的天线单元连接,所述射频馈电层的第一侧为所述射频馈电层远离所述耦合层的一侧,所述射频信号输入端口与所述处理系统连接;
所述耦合层开设有耦合洞孔,所述耦合洞孔的数量与射频信号输出端口的数量相同,每一个耦合洞孔分别位于不同的第一输出馈线的正下方,所述第一输出馈线为与射频信号输出端口连接且位于所述射频馈电层的第一侧的输出馈线;
所述信号收集网络包括信号收集线和合成单元,所述信号收集线的数量与射频信号输出端口的数量相同,每一段信号收集线分别位于不同的耦合洞孔的正下方,所述信号收集线分别与对应的第一输出馈线平行,每一段信号收集线均与所述合成单元连接,所述合成单元的输出端口作为校准信号输出端口,所述校准信号输出端口与所述处理系统连接;
所述信号收集线用于对第一输出馈线的耦合信号进行收集,并将收集到的耦合信号传输给所述合成单元;
所述合成单元用于将接收到的耦合信号进行合成,以得到校准信号,并通过所述校准信号输出端口将所述校准信号传输给所述处理系统。
在一种可能的实现方式中,所述射频馈电层、所述耦合层以及所述合成层一体集成。
在一种可能的实现方式中,所述射频馈电层的第一侧设有n组芯片,n组芯片的射频信号输入端口分别连接于1分n分路器的输出端,所述1分n分路器的输入端连接于所述处理系统,其中,所述n为2的整数倍。
在一种可能的实现方式中,所述芯片包括4个射频信号输出端口。
在一种可能的实现方式中,合成单元包括n个4路合成器和1个n合1合成器,同一组的4段信号收集线分别连接于对应的4路合成器的不同输入端,n个4路合成器的输出端分别连接于n合1合成器的不同输入端,n合1合成器的输出端作为所述校准信号输出端口,同一组的4段信号收集线为对应的第一输出馈线连接于同一个芯片的4段信号收集线。
在一种可能的实现方式中,所述信号收集线与对应的第一输出馈线的长度和宽度均相同。
在一种可能的实现方式中,所述耦合洞孔的长度与第一输出馈线的长度相同,并且所述耦合洞孔的宽度与所述第一输出馈线的宽度成预设定比例。
在一种可能的实现方式中,射频信号输出端口通过对应的第一输出馈线和穿设于垂直洞孔的第二输出馈线与对应的天线单元连接。
第二方面,本申请实施例提供一种相控阵天线,述相控阵天线包括上述的射频信号内校准系统。
相对于现有技术,本申请实施例所提供的一种射频信号内校准系统及相控阵天线,射频频信号内校准系统包括:射频馈电层、耦合层、合成层以及处理系统,耦合层位于射频馈电层和合成层之间;射频馈电层设有用于向天线单元输出信号的输出馈线;合成层设有信号收集网络,通过信号收集网络实时收集对应的输出馈线的耦合信号,并将收集到的耦合信号进行合成,以得到校准信号,将校准信号传输给处理系统;处理系统依据校准信号判断是否需要进行校准。本申请提供的射频信号内校准系统可以实时实现内校准,相对于远场或近场外校准更加容易实现,成本更低,省时省力。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的射频信号内校准系统的结构示意图;
图2为本申请实施例提供的射频信号内校准系统的连接示意图;
图3a为本申请实施例提供的射频馈电层的结构示意图;
图3b为本申请实施例提供的耦合层的结构示意图;
图3c为本申请实施例提供的合成层的结构示意图;
图4为本申请实施例提供的射频信号内校准系统的结构示意图之一;
图5为本申请实施例提供的相控阵天线的结构示意图。
图中:10-射频馈电层;101-芯片;102-第一输出馈线;103-垂直洞孔;20-耦合层;201-耦合洞孔;30-合成层;301-信号收集网络;301a-信号收集线;301b-合成单元;301b1-4路合成器;301b2-n合1合成器;40-处理系统;50-天线单元。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
现有的校准方法一般采用近场或者远场校准,对于工作中的产品而言具有一定的挑战,往往外场不具备近场或者远场校准的技术条件,并且近场或者远场校准整体较为耗时耗力,成本昂贵,不利于产品的维护。
为了克服以上问题,本申请实施例提出了一种射频信号内校准系统。如图1所示,射频信号内校准系统包括:射频馈电层10、耦合层20、合成层30以及处理系统40,耦合层20位于射频馈电层10和合成层30之间。
射频馈电层10设有用于向天线单元50输出信号的输出馈线。
合成层30设有信号收集网络301,信号收集网络301用于收集对应的输出馈线的耦合信号,并将收集到的耦合信号进行合成,以得到校准信号,将校准信号传输给处理系统40。
如图2所示,信号收集网络301与处理系统40通信连接。
处理系统40依据校准信号判断是否需要进行校准。
综上所述,本申请实施例提供了一种射频信号内校准系统,射频频信号内校准系统包括:射频馈电层、耦合层、合成层以及处理系统,耦合层位于射频馈电层和合成层之间;射频馈电层设有用于向天线单元输出信号的输出馈线;合成层设有信号收集网络,通过信号收集网络实时收集对应的输出馈线的耦合信号,并将收集到的耦合信号进行合成,以得到校准信号,将校准信号传输给处理系统;处理系统依据校准信号判断是否需要进行校准。本申请提供的射频信号内校准系统可以实时实现内校准,相对于远场或近场外校准更加容易实现,成本更低,省时省力。
在图1的基础上,对于射频馈电层10、耦合层20、合成层30的结构,本申请实施例还提供了一种可能的实现方式,请参考图3a、图3b以及图3c。
如图3a所示,射频馈电层10的第一侧设有至少一组芯片101,芯片101包括一个射频信号输入端口和至少2个射频信号输出端口,每一个射频信号输出端口分别通过不同的输出馈线与对应的天线单元50连接,射频馈电层10的第一侧为射频馈电层10远离耦合层20的一侧,射频信号输入端口与处理系统40连接。
可选地,芯片101可以实现信号分配,将射频信号输入端口的输入信号进行分配,并将分配后的信号在芯片101内进行幅度和相位调制,将调制后的信号通过射频信号输出端口输出给对应的天线单元50。
如图3b所示,耦合层20开设有耦合洞孔201,耦合洞孔201的数量与射频信号输出端口的数量相同,每一个耦合洞孔201分别位于不同的第一输出馈线102的正下方,第一输出馈线102为与射频信号输出端口连接且位于射频馈电层10的第一侧的输出馈线。
如图3c所示,信号收集网络301包括信号收集线301a和合成单元301b,信号收集线301a的数量与射频信号输出端口的数量相同,每一段信号收集线301a分别位于不同的耦合洞孔201的正下方,信号收集线301a分别与对应的第一输出馈线102平行,每一段信号收集线均301a与合成单元301b连接,合成单元301b的输出端口作为校准信号输出端口,校准信号输出端口与处理系统40连接。
信号收集线301a用于对第一输出馈线102的耦合信号进行收集,并将收集到的耦合信号传输给合成单元301b。
合成单元301b用于将接收到的耦合信号进行合成,以得到校准信号,并通过校准信号输出端口将校准信号传输给处理系统40。
需要说明的是,射频信号输出端口的数量等于第一输出馈线102的数量,耦合洞孔201的数量与射频信号输出端口的数量相同,信号收集线301a的数量与射频信号输出端口的数量相同,即二者的数量均与第一输出馈线102的数量相同。
在一种可能的实现方式中,射频馈电层10、耦合层20以及合成层30一体集成。可选地,通过射频多层板(如罗杰斯4350),实现一体集成。采用一体化集成的工艺具有更好的集成效果。
在一种可能的实现方式中,射频馈电层10的第一侧设有n组芯片,n组芯片的射频信号输入端口分别连接于1分n分路器的输出端,1分n分路器的输入端连接于处理系统,其中,n为2的整数倍。可选地,n为4。
请参考图4,在一种可能的实现方式中,芯片101包括4个射频信号输出端口,4个射频信号输出端口分别与4个天线单元50连接。
请继续参考图4,合成单元301b包括n个4路合成器301b1和1个n合1合成器301b2,同一组的4段信号收集线301a分别连接于对应的4路合成器301b1的不同输入端,n个4路合成器301b1的输出端分别连接于n合1合成器301b2的不同输入端,n合1合成器301b2的输出端作为校准信号输出端口,同一组的4段信号收集线301a为对应的第一输出馈线102连接于同一个芯片101的4段信号收集线。
在一种可能的实现方式中,信号收集线301a与对应的第一输出馈线102的长度和宽度均相同。
在一种可能的实现方式中,耦合洞孔201的长度与第一输出馈线102的长度相同,并且耦合洞孔201的宽度与第一输出馈线102的宽度成预设定比例。
请参考图5,在一种可能的实现方式中,芯片101的射频信号输出端口通过对应的第一输出馈线102和穿设于垂直洞孔103的第二输出馈线与对应的天线单元50连接。
本申请实施例提供的射频信号内校准系统以低成本射频板材为载体,利用多层板压合工艺,通过一层耦合开槽结构(耦合层20中的耦合洞孔201)和一层合成网络(合成层30中的信号收集网络301)实现了复杂的内校准网络。对于平板相控阵天线的内校准实现具有一定优势。第一点,结构体积小,平板相控阵天线一般采用多层板工艺压合实现,新增内校准网络往往会带来复杂度或者加工难度的提高,不利于整机的实现。本申请实施例采用两层结构的实现方式,不会增加过多的结构厚度尺寸,适用于通信领域的方案实施。相应地对于整体成本的控制也相对较好。第二点,对原有实现架构的影响较低。内校准网络的增加对于原有射频信号层的影响较低,不会恶化其过多功率,通过调整耦合洞孔201的开槽尺寸,可实现精准的耦合量控制,利用成熟的多层板工艺可一体实现,对于多通道之间的一致性控制也相对较好。本申请实施例提供的射频信号内校准系统着重在平板天线的内校准网络实现,利用一体集成,耦合开槽的实现方式对于原有平板天线的影响降至了最低,同时集成度方面具有较高的优势。
本申请实施例还提供了一种相控阵天线,相控阵天线包括上述的射频信号内校准系统。相控阵天线的结构如图5所示。
需要说明的是,本申请实施例提供的相控阵天线包含上述实施例中的射频信号内校准系统,所以该相控阵天线可以实现上述实施例中的射频信号内校准系统对应的技术效果。为简要描述,本实施为提及之处,可以参考上述实施例中的表述。
本申请实施例中的处理系统可以是一种集成电路芯片,具有信号的处理能力。上述的处理系统可以是通用处理器,包括中央处理器(centralprocessingunit,简称cpu)、网络处理器(networkprocessor,简称np)等;还可以是数字信号处理器(digitalsignalprocessor,简称dsp)、专用集成电路(applicationspecificintegratedcircuit,简称asic)、现场可编程门阵列(field-programmablegatearray,简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。