虚拟交换链路建链方法、装置、电子设备及存储介质与流程

1.本发明实施例涉及通信技术领域，具体涉及一种虚拟交换链路建链方法、装置、电子设备及存储介质。


背景技术：

2.虚拟交换单元(virtual switching unit，vsu)是一种网络系统虚拟化技术，支持多台设备组合成单一的虚拟设备，接入、汇聚、核心层设备都可以组成vsu，形成整网端到端的vsu组网方案。和传统的组网方式相比，这种组网可以简化网络拓扑、降低网络的管理维护成本，缩短应用恢复的时间和业务中断的时间，提高网络资源的利用率。
3.vsu系统中的多台设备作为一个网络实体，它们之间需要虚拟交换链路(virtual switchling link，vsl)进行控制信息和数据流信息共享。当前vsl链路的建链需要经历两个阶段：
4.(1)vsl链路协议协商阶段：端口上电后默认开启(up)，此时设备管理器(device manage，dm)通告对应端口进行vsl协商，根据协商协议获取对端设备的vsl端口信息；
5.(2)vsl链路收敛阶段：数据面管理器(data plane manage，dpm)根据dm下发的对端vsl端口信息，从数据面设备管理器(data plane device manage，ddm)获取对端设备的交换芯片编址，然后基于对端设备的芯片编址配置全局转发表，从而实现vsl链路数据通路正常。
6.从上面两个阶段可以看出，vsl转发表配置依赖数据面设备管理器获取对端设备的芯片编址，而数据面设备管理器需要在板卡安装、端口创建完成之后才能获取对端的芯片编址，板卡安装及端口创建又依赖于芯片产品相关性能，导致vsl链路收敛时间过长，且在不同芯片产品的表现差异较大，相关性能在不同产品间无法统一。


技术实现要素：

7.针对现有技术中的缺陷，本发明实施例提供了一种虚拟交换链路建链方法、装置、电子设备及存储介质。
8.第一方面，本发明实施例提供一种虚拟交换链路建链方法，包括：
9.接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；
10.获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；
11.基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；
12.将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
13.如上述方法，可选地，所述第一vsl端口信息包括：所述对端设备的设备号和所述第一vsl端口所在槽位号；
14.相应地，所述基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址，包括：
15.基于所述设备号和所述槽位号，计算所述第一vsl端口的全局槽位编号；
16.获取每个槽位的编址数量；
17.基于所述全局槽位编号和所述编址数量，计算所述第一vsl端口所在芯片的第一芯片编址。
18.如上述方法，可选地，所述方法还包括：
19.获取对端设备的槽位数量；
20.相应地，所述基于所述设备号和所述槽位号，计算所述第一vsl端口的全局槽位编号，包括：
21.基于所述设备号、所述槽位数量和所述槽位号，计算所述第一vsl端口的全局槽位编号。
22.如上述方法，可选地，所述基于所述全局槽位编号和所述编址数量，计算所述第一vsl端口所在芯片的第一芯片编址，包括：
23.若所述第一vsl端口所在芯片的芯片索引小于所述对端设备的产品芯片数，则根据预设芯片编号基值、所述编址数量、所述全局槽位编号和所述芯片索引计算所述第一vsl端口所在芯片的第一芯片编址。
24.如上述方法，可选地，还包括：
25.获取本端设备对应的第二vsl端口信息；
26.基于预设全局芯片编址算法和所述第二vsl端口信息，计算所述第二vsl端口所在芯片的第二芯片编址；
27.相应地，所述将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表，包括：
28.将所述第一芯片编址和所述第二芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址和所述第二芯片编址，配置全局转发表。
29.如上述方法，可选地，还包括：
30.将所述第一芯片编址和所述第二芯片编址作为全局芯片编址；
31.在所述vsu中存储并同步所述全局芯片编址。
32.第二方面，本发明实施例提供一种虚拟交换链路建链装置，包括：
33.接收模块，用于接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；
34.获取模块，用于获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息
35.计算模块，用于基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；
36.发送模块，用于将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
37.如上述装置，可选地，所述第一vsl端口信息包括：所述对端设备的设备号和所述第一vsl端口所在槽位号；
38.相应地，所述计算模块具体用于：
39.基于所述设备号和所述槽位号，计算所述第一vsl端口的全局槽位编号；
40.获取每个槽位的编址数量；
41.基于所述全局槽位编号和所述编址数量，计算所述第一vsl端口所在芯片的第一芯片编址。
42.如上述装置，可选地，所述获取模块还用于：
43.获取对端设备的槽位数量；
44.相应地，所述计算模块具体用于：
45.基于所述设备号、所述槽位数量和所述槽位号，计算所述第一vsl端口的全局槽位编号。
46.如上述装置，可选地，所述计算模块具体用于：
47.若所述第一vsl端口所在芯片的芯片索引小于所述对端设备的产品芯片数，则根据预设芯片编号基值、所述编址数量、所述全局槽位编号和所述芯片索引计算所述第一vsl端口所在芯片的第一芯片编址。
48.如上述装置，可选地，所述获取模块还用于：
49.获取本端设备对应的第二vsl端口信息；
50.相应地，所述计算模块还用于：
51.基于预设全局芯片编址算法和所述第二vsl端口信息，计算所述第二vsl端口所在芯片的第二芯片编址；
52.相应地，所述发送模块还用于：
53.将所述第一芯片编址和所述第二芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址和所述第二芯片编址，配置全局转发表。
54.如上述装置，可选地，还包括：同步模块，所述同步模块用于：
55.将所述第一芯片编址和所述第二芯片编址作为全局芯片编址；
56.在所述vsu中存储并同步所述全局芯片编址。
57.第三方面，本发明实施例提供一种电子设备，包括：
58.存储器和处理器，所述处理器和所述存储器通过总线完成相互间的通信；所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如下方法：接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
59.第四方面，本发明实施例提供一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如下方法：接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发
表。
60.本发明实施例提供的虚拟交换链路建链方法，ddm无需依赖板卡安装、端口创建才能回应dpm获得对端vsl端口所在芯片的编址请求，ddm直接基于dpm现有信息计算出vsl端口所在芯片的编址，由于采用的算法与全局芯片编址算法相同，因此可以提前得到全局芯片编址，加快了虚拟交换链路收敛时间，且解耦产品关联，做到不同产品的虚拟交换链路性能统一，提升了虚拟交换链路的收敛性能。
附图说明
61.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
62.图1为现有技术中虚拟交换链路建链过程示意图；
63.图2为本发明实施例提供的虚拟交换链路建链方法流程示意图；
64.图3为本发明又一实施例提供的虚拟交换链路建链方法流程示意图；
65.图4为本发明实施例提供的虚拟交换链路建链装置的结构示意图；
66.图5为本发明实施例提供的电子设备的结构示意图。
具体实施方式
67.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
68.图1为现有技术中虚拟交换链路建链过程示意图，如图1所示，现有技术中，虚拟交换链路建链过程包括：
69.s11、用户插入板卡；
70.s12、网络数据管理器(network data manager，ndm)感知到用户插入板卡之后，触发vsu中的所有交换设备进行vsl协商，其中，vsu中的交换设备至少包括两台；
71.s13、协商完成之后，ndm将vsl协议状态发送至数据面管理器(data plane manage，dpm)；
72.s14、dpm向数据面设备管理器(data plane device manage，ddm)请求芯片编址；
73.s15、ndm向vsu中的交换设备发送板卡安装文件，等待交换设备完成板卡安装；
74.s16、安装完成之后，ndm向ddm发送交换设备的板卡和端口信息；
75.s17、ddm基于板卡和端口信息，计算芯片编址；
76.s18、ddm从计算出的芯片编址中获取对端芯片编址，并发送至dpm；
77.s19、dpm基于对端芯片编址，配置全局转发表，从而完成vsl建链过程。
78.从图1可以看出，现有技术中，需要等待板卡安装、端口创建完成之后才能获取对端的芯片编址，板卡安装及端口创建又依赖于芯片产品相关性能，例如某些产品对应子卡由于芯片原因，导致相关收敛时间超过6分钟，而其他产品正常执行1分钟左右。不管是6分
钟还是1分钟，现有方案都存在限制：依赖端口创建及板卡安装后才能配置转发表，且在不同芯片产品的表现差异很大，不利于相关产品的竞争。
79.为了解决上述问题，本发明实施例提供一种虚拟交换链路建链方法，应用于vsu中的ddm中，如图2所示，包括：
80.步骤s21、接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；
81.具体地，虚拟交换单元vsu中至少包含两个交换设备，其中包括一个vsu主机和至少一个vsu从机，vsu主机和vsu从机上均运行有vsu中的ndm、ddm和dpm，本发明实施例应用于vsu主机中的ddm或vsu从机中的ddm中。以vsu包含两个交换设备为例，当ndm感知到用户插入板卡之后，进行vsl协商，vsu主机和vsu从机协商完成之后，ndm会向dpm发送vsl协议状态，包含了对端vsl协议信息。dpm接收到该信息之后，向ddm请求对端芯片编址，其中对端芯片编址是指对端交换设备的vsl端口所在芯片的芯片编址，该芯片编址具有全局唯一性。
82.步骤s22、获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；
83.具体地，ddm在接收到dpm发送的芯片编址请求之后，直接从ndm处获取vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，或者dpm在接收到ndm发送的vsl协议状态信息之后，向ddm请求对端芯片编址请求，请求中携带vsl端口信息，ddm直接从芯片编址请求中获取vsl端口信息。vsl端口信息包括本端vsl端口信息和对端vsl端口信息，为了便于区分，将对端设备的vsl端口信息记为第一vsl端口信息，将本端设备的vsl端口信息记为第二vsl端口信息。ddm从中vsl协商协议中获取第一vsl端口信息和第二vsl端口信息，由于第二vsl端口信息为本端端口信息，在实际应用中，ddm可以预先获取第二vsl端口信息。
84.步骤s23、基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；
85.具体地，可以提前设置全局芯片编址算法，记为预设全局芯片编址算法，其中全局芯片编址算法是指在vsu中采用统一的芯片编址算法计算各个芯片的编址。
86.ddm基于预设全局芯片编址算法和获取到的第一vsl端口信息，计算第一vsl端口所在芯片的第一芯片编址，其中预设全局芯片编址算法为静态算法，为了解决vsl建链与产品依赖关系，本发明实施例中ddm采用静态算法分配vsu场景下各设备单元的芯片转发编址，dpm在收到对端vsl端口信息后并以此向ddm请求对端芯片编址时，ddm就无需依赖板卡安装、端口创建，直接根据静态算法得到对端vsl端口所在芯片的编址编号，由于ddm采用的静态算法与全局芯片编址算法一致，因此ddm分配的对端芯片编址与全局分配的对端芯片编址一致，从而可以使得芯片编址解耦板卡安装、端口创建等与产品强关联步骤。
87.步骤s24、将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
88.具体地，ddm计算出第一芯片编址之后，将第一芯片编址发送至dpm，dpm接收到第一芯片编址之后，就可以依据第一芯片编址配置全局转发表，不必依赖于全局芯片编址发布之后，配置全局转发表。之后本端设备就可以基于全局转发表向对端设备发送数据了，此时，vsl建链完成。
89.本发明实施例提供的虚拟交换链路建链方法，ddm无需依赖板卡安装、端口创建才能回应dpm获得对端vsl端口所在芯片的编址请求，ddm直接基于dpm现有信息计算出vsl端口所在芯片的编址，由于采用的算法与全局芯片编址算法相同，因此可以提前得到全局芯片编址，加快了虚拟交换链路收敛时间，且解耦产品关联，做到不同产品的虚拟交换链路性能统一，提升了虚拟交换链路的收敛性能。
90.在上述实施例的基础上，进一步地，所述第一vsl端口信息包括：所述对端设备的设备号和所述第一vsl端口所在槽位号；
91.相应地，所述基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址，包括：
92.基于所述设备号和所述槽位号，计算所述对端设备的全局槽位编号；
93.获取每个槽位的编址数量；
94.基于所述全局槽位编号和所述编址数量，计算所述第一vsl端口所在芯片的第一芯片编址。
95.具体地，第一vsl端口信息可以包括：对端设备的设备号和第一vsl端口所在槽位号，其中对端设备在插入板卡之后，即可确定自身的设备号和各端口所在槽位号，之后在vsl协商过程中，将设备号的vsl端口所在槽位号发送至本端设备，ddm首先根据设备号和槽位号，计算出对端设备第一vsl端口的全局槽位编号，其中根据设备号和槽位号，计算出全局槽位编号的算法可以是任意组合，只需要保证计算出的全局槽位编号具有唯一性即可。之后，获取每个槽位的编址数量，例如可以通过vsl协商协议获得，此外为了保证芯片编址的全局唯一性，也可以预先固定每个槽位的编址数量。之后，基于全局槽位编号和所述编址数量，计算第一vsl端口所在芯片的第一芯片编址，同样地，此处的计算方法不做限定，仅需要保证计算出的芯片编址具有唯一性即可。需要说明的是，无论是全局槽位编号还是芯片编址的计算方法，均与预设全局算法相同。
96.在上述各实施例的基础上，进一步地，所述方法还包括：
97.获取对端设备的槽位数量；
98.相应地，所述基于所述设备号和所述槽位号，计算所述第一vsl端口的全局槽位编号，包括：
99.基于所述设备号、所述槽位数量和所述槽位号，计算所述第一vsl端口的全局槽位编号。
100.具体地，确定每个槽位的编址数量之后，还可以获取对端设备的槽位数量，之后，按照下述方式计算第一vsl端口的全局槽位编号：
101.全局槽位编号＝(设备号-1)*槽位数量+槽位号
102.例如，设备号为11，每设备的槽位数量为20，vsl端口所在槽位号为17，则vsl端口的全局槽位编号为：(11-1)*20+17＝217。
103.上述计算方法中，由于全局槽位编号于设备号、槽位数量以及槽位号相关，因此保证了全局槽位编号的唯一性。
104.在上述个实施例的基础上，进一步地，所述基于所述全局槽位编号和所述编址数量，计算所述第一vsl端口所在芯片的第一芯片编址，包括：
105.若所述第一vsl端口所在芯片的芯片索引小于所述对端设备的产品芯片数，则根
据预设芯片编号基值、所述编址数量、所述全局槽位编号和所述芯片索引计算所述第一vsl端口所在芯片的第一芯片编址。
106.具体地，计算出全局槽位编号之后，还需要基于全局槽位编号和编址数量，计算第一vsl端口所在芯片的第一芯片编址，具体地，可以通过下述方式计算芯片编址。
107.for芯片索引(index)小于对端设备的产品芯片数量n
108.then
109.芯片编址[index]＝预设芯片编号基值+编址数量*全局唯一槽位编号+index
[0110]
end for
[0111]
例如，vsl端口所在芯片索引为3，预设芯片编号基值为10，每个槽位预留编址数量为5，则芯片编址[3]＝10+5*217+3＝1098。
[0112]
本发明实施例中，每个槽位预留编址范围，这样固定槽位的编址一直都是固定的，ddm直接基于dpm现有信息计算出全局唯一槽位编号，并结合每个槽位预留编址数量计算出vsl端口所在芯片的编址，从而提升虚拟交换链路的收敛性能，且解耦产品关联，做到不同产品的虚拟交换链路性能统一。
[0113]
在上述各实施例的基础上，进一步地，所述方法还包括：
[0114]
获取本端设备对应的第二vsl端口信息；
[0115]
基于预设全局芯片编址算法和所述第二vsl端口信息，计算所述第二vsl端口所在芯片的第二芯片编址；
[0116]
相应地，所述将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表，包括：
[0117]
将所述第一芯片编址和所述第二芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址和所述第二芯片编址，配置全局转发表。
[0118]
具体地，还可以从vsl协商协议中获取本端设备对应的第二vsl端口信息，并按照上述预设全局芯片编址算法计算出本端设备vsl端口所在芯片的芯片编址，记为第二芯片编址，然后将第一芯片编址和第二芯片编址都发送至dpm，dpm根据第一芯片编址和第二芯片编址，配置全局转发表。
[0119]
此外，在vsu主机中运行的ddm，在vsu中交换设备板卡安装完成、端口创建完成之后，还需要向vsu中的所有线卡和进程同步全局芯片编址，因此vsu主机中运行的ddm还可以在交换设备板卡安装完成、端口创建完成之后，基于同样的预设全局芯片编址算法的vsl端口信息，计算出本端设备和对端设备的vsl端口对应的第一芯片编址和第二芯片编址，将它们作为全局芯片编址存储并同步至vsu中的所有线卡和进程。此外，ddm之前已经计算了第一芯片编址和第二芯片编址，还可以直接将之前计算得到的第一芯片编址和第二芯片编址作为全局芯片编址存储并同步至vsu中的所有线卡和进程。
[0120]
图3为本发明又一实施例提供的虚拟交换链路建链方法流程示意图，如图3所示，该方法包括：
[0121]
s31、用户插入板卡；
[0122]
s32、ndm感知到用户插入板卡之后，触发vsu中的所有交换设备进行vsl协商；
[0123]
s33、协商完成之后，ndm将vsl协议状态发送至dpm；
[0124]
s34、dpm基于vsl协议状态向ddm请求芯片编址；
[0125]
s35、ddm基于vsl协议状态中携带的vsl端口信息和预设全局芯片编址算法，计算对端设备的vsl端口所在芯片的芯片编址；
[0126]
s36、ddm将对端设备的vsl端口所在芯片的芯片编址发送至dpm；
[0127]
s37、dpm基于对端芯片编址，配置全局转发表；
[0128]
s38、ndm向vsu中的交换设备发送板卡安装文件，等待交换设备完成板卡安装；
[0129]
s39、安装完成之后，ndm向ddm发送交换设备的板卡和端口信息；
[0130]
s310、ddm基于板卡和端口信息，计算全局芯片编址，并在vsu中同步。
[0131]
需要说明的是，上述步骤s35-s37与步骤s38-s39是同步进行的。
[0132]
从以上流程图可以看出，优化后ddm组件无需依赖板卡安装、端口创建才能回应dpm获得对端vsl端口所在芯片的编址请求，ddm直接基于dpm编址请求中的现有信息计算出全局唯一槽位编号，并结合每个槽位预留编址数量计算出vsl端口所在芯片的编址，从而提升虚拟交换链路的收敛性能，且解耦产品关联，做到不同产品的虚拟交换链路性能统一。
[0133]
基于同样的发明构思，本发明实施例还提供一种虚拟交换链路建链装置，如图4所示，包括：接收模块41、获取模块42、计算模块43和发送模块44，其中：
[0134]
接收模块41用于接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；获取模块42用于获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；计算模块43用于基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；发送模块44用于将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
[0135]
如上述装置，可选地，所述第一vsl端口信息包括：所述对端设备的设备号和所述第一vsl端口所在槽位号；
[0136]
相应地，所述计算模块43具体用于：
[0137]
基于所述设备号和所述槽位号，计算所述第一vsl端口的全局槽位编号；
[0138]
获取每个槽位的编址数量；
[0139]
基于所述全局槽位编号和所述编址数量，计算所述第一vsl端口所在芯片的第一芯片编址。
[0140]
如上述装置，可选地，所述获取模块42还用于：
[0141]
获取对端设备的槽位数量；
[0142]
相应地，所述计算模块43具体用于：
[0143]
基于所述设备号、所述槽位数量和所述槽位号，计算所述第一vsl端口的全局槽位编号。
[0144]
如上述装置，可选地，所述计算模块43具体用于：
[0145]
若所述第一vsl端口所在芯片的芯片索引小于所述对端设备的产品芯片数，则根据预设芯片编号基值、所述编址数量、所述全局槽位编号和所述芯片索引计算所述第一vsl端口所在芯片的第一芯片编址。
[0146]
如上述装置，可选地，所述获取模块42还用于：
[0147]
获取本端设备对应的第二vsl端口信息；
[0148]
相应地，所述计算模块43还用于：
[0149]
基于预设全局芯片编址算法和所述第二vsl端口信息，计算所述第二vsl端口所在芯片的第二芯片编址；
[0150]
相应地，所述发送模块44还用于：
[0151]
将所述第一芯片编址和所述第二芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址和所述第二芯片编址，配置全局转发表。
[0152]
如上述装置，可选地，还包括：同步模块，所述同步模块用于：
[0153]
将所述第一芯片编址和所述第二芯片编址作为全局芯片编址；
[0154]
在所述vsu中存储并同步所述全局芯片编址。
[0155]
本发明实施例提供的装置，用于实现上述方法，其功能具体参照上述方法实施例，此处不再赘述。
[0156]
图5为本发明实施例提供的电子设备的结构示意图，如图5所示，所述设备包括：处理器(processor)51、存储器(memory)52和总线53；
[0157]
其中，处理器51和存储器52通过所述总线53完成相互间的通信；
[0158]
处理器51用于调用存储器52中的程序指令，以执行上述各方法实施例所提供的方法，例如包括：接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
[0159]
本发明实施例公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的方法，例如包括：接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
[0160]
本发明实施例提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行上述各方法实施例所提供的方法，例如包括：接收虚拟交换单元vsu中的数据面管理器dpm发送的对端设备的芯片编址请求；获取所述vsu进行虚拟交换链路vsl协商过程中vsl协商协议携带的vsl端口信息，所述vsl端口信息包括所述对端设备对应的第一vsl端口信息；基于预设全局芯片编址算法和所述第一vsl端口信息，计算所述第一vsl端口所在芯片的第一芯片编址；将所述第一芯片编址发送至所述dpm，以便所述dpm根据所述第一芯片编址，配置全局转发表。
[0161]
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
[0162]
以上所描述的装置等实施例仅仅是示意性的，其中所述作为分离部件说明的单元
可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
[0163]
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
[0164]
最后应说明的是：以上各实施例仅用以说明本发明的实施例的技术方案，而非对其限制；尽管参照前述各实施例对本发明的实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明的各实施例技术方案的范围。