基于CRC的纠错编码的方法、装置、终端与流程

基于crc的纠错编码的方法、装置、终端
技术领域
1.本发明涉及通信领域，尤其涉及一种基于crc的纠错编码的方法、装置、终端。


背景技术：

2.通信数据经过通信信道传输以后，会受到信道的影响产生差错误码，因此，需要采取信道编码来进行差错控制。图1为差错控制编码通信系统的原理图。图中，x为信源编码器(或加密器、码型变换器、扰码器)的输出信号，y为信道译码器的输出信号。信道编码器在信息码元中按照一定的规律插入一些监督码元(亦称作校验码元)，得到序列x'。经编码信道传输后x'变为y'，y'经过信道传输时影响经常会产生噪声和误码，需要译码器进行检查，确认是否存在噪声和误码。具体地，信道译码器检查信息码元和监督码元(亦称作校验码元)之间的关系是否被破坏，若被破坏，则说明有误码，就要采取一定措施减少误码率。
3.循环冗余校验(crc,cyclic redundancy check)是利用多项式除法及其余数的原理来进行错误检测的一种差错控制编解码方法。它将要发送的数据比特序列当做一个信息多项式u(x)的系数，发送时去除以约定的生成多项式g(x)，得到一个余数多项式v(x)，将余数多项式加到信息多项式之后发送到接收端，接收端同样用生成多项式g(x)去除接收到的接受多项式r(x)，如果能够整除，则说明没有误码，如果不能整除，则说明有误码。crc利用除法及余数的原理，实现错误侦测的功能，具有原理清晰、实现简单等优点。
4.但是crc只有检测错误的功能，不能纠正错误，因此如果直接使用crc，则需要通信双方保持双工链路，如图2所示，在接收方检测出有误码时，通知发送方进行重传，这样导致通信的实时性差，无法满足实时性要求较高的通信领域的需求。


技术实现要素：

5.为了解决以上基于crc的差错控制编解码方案无法进行实时纠错的问题，本发明提供一种基于crc的纠错编码的方法、装置、终端，不需要通知发送方重传，只需要单向信道即可在接收端进行纠错处理，提高了通信的可靠性和实时性(通信原理如图3所示)。所述技术方案如下：
6.一方面，本发明提供了一种基于crc的纠错编码的方法，该方法包括以下步骤：
7.s101：对长度为n的原始信息序列进行crc编码，获得长度为n+m的第一编码序列，m为校验元序列长度；
8.s102：对第一编码序列进行分组，获得一或多个长度相等的第一分组；
9.s103：对每个第一分组进行奇偶校验编码，获得第二分组；
10.s104：将第二分组按顺序组合，获得第二编码序列，并送入传输信道。
11.进一步地，步骤s101还包括：
12.s1011：根据原始信息序列获取原始信息序列多项式v(x)；
13.s1012：设置校验元序列长度m；
14.s1013：根据m设置生成多项式g(x)，生成多项式g(x)的最高阶数与m相等；
15.s1014：将原始信息序列多项式v(x)与生成多项式g(x)进行除法计算，获得校验元多项式r(x)；
16.s1015：将校验元多项式r(x)和原始信息序列多项式v(x)进行加法计算，获得编码多项式a(x)；
17.s1016：根据编码多项式a(x)获得长度为n+m的第一编码序列a。
18.进一步地，原始信息序列多项式v(x)如下所示：
[0019][0020]
其中，n为原始信息序列的长度，vi是原始信息序列多项式v(x)中第i位的系数，对应原始信息序列的第i位的编码值。
[0021]
进一步地，校验元多项式r(x)计算方法为：
[0022][0023]
其中，多项式p(x)为原始信息序列多项式v(x)被生成多项式g(x)整除的部分。
[0024]
进一步地，编码多项式a(x)的计算方法为：
[0025][0026]
其中，编码多项式a(x)是一个能够被生成多项式g(x)整除的多项式，ai是编码多项式a(x)中第i位的系数。
[0027]
进一步地，步骤s1016包括：将编码多项式a(x)的系数ai按顺序排列获得第一编码序列a，第一编码序列a是原始信息序列[v0v1...v
n-1
]和校验元序列[r0r1...r
m-1
]的组合，如下所示：
[0028]
a＝[v0v1...v
n-1
r0r1...r
m-1
]＝[a0a1...a
n+m-1
]，
[0029]
其中，校验元序列[r0r1...r
m-1
]是校验元多项式r(x)的系数按顺序排列而成。
[0030]
进一步地，步骤s102包括：
[0031]
每个第一分组的长度为q，第一分组的组数h为：
[0032][0033]
最后一组不足q位时，进行补零，补零个数为：
[0034]
c(0)＝h*q-n-m。
[0035]
进一步地，奇偶校验编码的生成矩阵为：
[0036][0037]
其中a为q*q的单位矩阵，b是长度为q的全1列向量。
[0038]
另一方面，本发明提供一种基于crc的纠错编码的装置，其特征在于，包括：crc编码模块，编码分组模块，奇偶校验编码模块，编码合并模块；
[0039]
crc编码模块将原始信息序列进行crc编码，转换为第一编码序列；
[0040]
编码分组模块将第一编码序列进行分组，获得一到多个长度为q的第一分组，当最后一个第一分组长度小于q，则在末尾补零使得最后一个第一分组长度等于q，其中，q为正整数；
[0041]
奇偶校验编码模块将每一个第一分组进行奇偶校验编码，转换为第二分组，第二分组的长度比第一分组的长度多1位奇偶校验位；
[0042]
编码合并模块将多个第二分组合并，转换为第二编码序列，第二编码序列就是最终送入通信信道的编码序列。
[0043]
再一方面，本发明提供一种终端，包括以上的基于crc的纠错编码的装置。
[0044]
本发明的有益效果是：利用本发明方案，在利用crc编码的基础上，增加了奇偶校验和纠错编码，使得接收端不需要通知发送端进行重传，而是直接进行纠错，获得正确的通信数据，从而提高了通信的可靠性和实时性，并支持单向通信，减少信道资源的占用。
附图说明
[0045]
图1为差错控制的通信系统原理示意图；
[0046]
图2为只有检错功能的差错控制方法原理示意图；
[0047]
图3为有纠错功能的差错控制方法原理示意图；
[0048]
图4为本发明基于crc的纠错编码的方法一实施例的流程图；
[0049]
图4a为图4的子流程图；
[0050]
图5为本发明基于crc的纠错解码的方法一实施例的流程图；
[0051]
图6为图5的子流程图；
[0052]
图7为本发明基于crc的纠错编码的装置一实施例的结构示意图；
[0053]
图8为本发明基于crc的纠错解码的装置一实施例的结构示意图；
具体实施方式
[0054]
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
[0055]
需要说明的是，除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体地实施例的目的，不是用于限制本发明。
[0056]
如图3所示，本发明提供的方案能够实现单向通信的差错控制，接收端检测到差错时，不需要通知发送端进行重传，而是直接进行纠错，获得正确的通信数据。
[0057]
实施例一
[0058]
如图4所示，一方面，本发明提供一种基于crc的纠错编码的方法，该方法在利用crc编码的基础上，增加了奇偶校验和纠错编码，使得接收端不需要通知发送端进行重传，直接进行纠错获取正确的通信数据，从而提高了通信的可靠性和实时性，并支持单向通信，减少了信道资源的占用。
[0059]
所述方法包括以下步骤：
[0060]
s101：对长度为n的原始信息序列进行crc编码，获得长度为n+m的第一编码序列，m为校验元序列长度；
[0061]
s102：对第一编码序列进行分组，获得一或多个长度相等的第一分组；
[0062]
s103：对每个第一分组进行奇偶校验编码，获得第二分组；
[0063]
s104：将第二分组按顺序组合，获得第二编码序列，并送入传输信道。
[0064]
进一步地，参考图4a，步骤s101包括：
[0065]
s1011：根据原始信息序列获取原始信息序列多项式；
[0066]
s1012：设置所述校验元序列长度m；
[0067]
s1013：根据所述m设置生成多项式，所述生成多项式的最高阶数与m相等；
[0068]
s1014：将所述原始信息序列多项式与所述生成多项式进行除法计算，获得校验元多项式；
[0069]
s1015：将所述校验元多项式和所述原始信息序列多项式进行加法计算，获得编码多项式；
[0070]
s1016：根据所述编码多项式获得长度为n+m的第一编码序列。
[0071]
具体地，对于步骤s1011：待传输的原始信息序列v中的每一比特位的取值为0或1，不同的原始信息序列v会包括不同的信息比特，具体表现为1001
…
11这种形式。当原始信息序列v的长度为n时，则在伽罗华域(galois dield，gf(2))内可以使用原始信息多项式v(x)表示原始信息序列v：
[0072][0073]
具体地，是将原始信息序列v中的每一位的编码值按顺序赋值给原始信息多项式v(x)的系数。
[0074]
下面以n＝7为例，提供三个多项式的实施例：
[0075]
原始信息序列v＝(1001110)，其对应的原始信息多项式为：x6+x3+x2+x1；
[0076]
原始信息序列v＝(1001111)，其对应的原始信息多项式为：x6+x3+x2+x1+1；
[0077]
原始信息序列v＝(0001111)，其对应的原始信息多项式为：x3+x2+x1+1；
[0078]
具体地，对于步骤s1012：设置校验元序列长度m，其中，m的取值一般为整数，例如8位，16位，24位，32位等，优选地，m＜n，n为原始信息序列v的长度。
[0079]
对于步骤s1013：根据m设置生成多项式g(x)，其中，生成多项式g(x)的最高阶数与m相等。例如，当m＝16时，则其生成多项式可以为：
[0080]
g(x)＝x
16
+x
12
+x5+x0[0081]
对于步骤s1014：校验元多项式r(x)为原始信息多项式v(x)除以生成多项式g(x)得到的余式，表示为：
[0082][0083]
其中，多项式p(x)为原始信息序列多项式v(x)被生成多项式g(x)整除的部分。
[0084]
对于步骤s1015：编码多项式a(x)如下所示：
[0085][0086]
其中，编码多项式a(x)是一个能够被生成多项式g(x)整除的多项式，ai是所述多项式编码多项式a(x)中第i位的系数。
[0087]
通过以上计算，可以保证该编码多项式a(x)是可以被生成多项式g(x)整除的。实际上，当解码端解码出该编码多项式时，使用与编码端相同的生成多项式g(x)去除这个编码多项式，理论上如果能够整除，则说明毫无差错地将信息接收到了。
[0088]
对于步骤s1016：根据编码多项式获得长度为n+m的第一编码序列a。
[0089]
具体地，是将多项式a(x)的系数ai按顺序赋值给第一编码序列a。
[0090]
进一步地，第一编码序列a是原始信息序列v和校验元序列r的组合，表示为：
[0091]
a＝[v0v1...v
n-1
r0r1...r
m-1
]＝[a0a1...a
n+m-1
]
[0092]
因此，第一编码序列a的长度为n+m。实际上，第一编码序列a就是在原始信息序列v的后面增加了m位的校验元序列r，其中，校验元序列r就来自于校验元多项式r(x)的系数。
[0093]
进一步地，步骤s102包括：
[0094]
将长度为n+m的第一编码序列a进行分组获得第一分组，每个第一分组的长度为q，设为向上取整运算，则一共获得组数h为：
[0095][0096]
进一步地，最后一组不足q位时，进行补零，补零个数为：
[0097]
c(0)＝h*q-n-m
[0098]
补零后的数据为补零序列b，总长度为h*q，分组索引为h，则补零序列b可表示为：
[0099]
b＝[a0a1...a
n+m-1
0...0]＝[b1bh...bh]
[0100]bh
＝[b
(h-1)*q
...b
h*q-1
]
[0101]
其中，bh为第一分组，相应地，补零序列b包含h个第一分组bh。
[0102]
进一步地，步骤s103包括：
[0103]
对第一分组bh，进行奇偶校验编码，获得第二分组。使用的生成矩阵为：
[0104][0105]
其中a为q*q的单位矩阵，b是长度为q的全1列向量。例如，当q＝4时，生成矩阵为：
[0106][0107]
进一步地，奇偶校验编码以后获得的第二分组为：
[0108]ch
＝bh·
g＝[b
(h-1)*q
...b
h*q-1
]
·
g＝[c
(h-1)*(q+1)
...c
h*(q+1)-1
]，
[0109]
h＝1，2，...，h
[0110]
其中，第二分组ch的长度为q+1，一共获得h个第二分组ch。
[0111]
进一步地，步骤s104包括：
[0112]
将以上获得的h个第二分组ch按顺序合并，获得第二编码序列c，如下所示：
[0113]
c＝c1c2...ch[0114]
将第二编码序列c送入传输信道。
[0115]
实施例二
[0116]
另一方面，参考图5、图6，本发明提供一种基于crc的纠错解码的方法，该方法在利用crc进行检错的基础上，增加了奇偶校验和纠错解码，使得接收端不需要通知发送端进行重传，而是直接进行纠错，获得正确的通信数据，从而提高了通信的可靠性和实时性，并支持单向通信，减少信道资源的占用。
[0117]
具体地，参考图5，所述方法包括以下步骤：
[0118]
s201：生成校验图样f；
[0119]
s202：对接收到的原始比特序列d进行分组奇偶校验解码，获得第一校验结果d和第一解码序列e；
[0120]
s203：对第一解码序列e进行crc校验，获得第二校验结果δr(x)；对第二校验结果δr(x)进行判断：若第二校验结果δr(x)为零，表示传输无差错，跳转至步骤s204，若第二校验结果δr(x)不为零，表示传输有差错，跳转至步骤s205；
[0121]
s204：提取第一解码序列e中的第一原始信息序列v
′
；
[0122]
s205：根据校验图样f对第一解码序列e进行纠错处理，获得纠错后的第二原始信息序列v
″
。
[0123]
进一步地，步骤s201包括：
[0124]
在接收端，可以预先计算生成多组校验图样f，每一组校验图样长度为m。其中，校验图样是通信领域中在接收端用以差错控制的本地序列样本。预先生成校验图样可以节省实时数据处理的时间，提升数据处理的效率。进一步地，也可以实时生成校验图样，这样可以更灵活地适配不同长度的序列的解码，同时也节省存储空间，因为不需要生成大量的校验图样，因而适用于存储空间较小的场景。
[0125]
进一步地，校验图样f的组数取值为m+p(p≥n)，m和p为正整数，p≥n，每组的长度为m，其中，n为原始比特序列长度，校验图样f包含crc校验元和信息数据两部分。对应的校验图样多项式fk(x)为：
[0126][0127]
其中对应crc校验元部分，r
k-m
(x)-r0(x)对应于信息数据部分，是多项式第i位的系数，也是所述crc校验元序列的第i位。
[0128]
进一步地，校验图样f的crc校验元部分的生成方法如下：
[0129]
crc校验元部分的图样本质是m个crc校验元信息序列中每一位单独出错时对应的错误图样，因此共有m组。对于每一组fk(k＝1，
…
，m)，其对应的比特序列为第m-k+1个比特为1，其他比特均为零，因此所有组别的集合是一个对角线为1的对角矩阵f：
[0130][0131]
相应地，crc校验元部分的校验图样对应的多项式为：
[0132][0133]
进一步地，校验图样f的信息数据部分r
k-m
(x)-r0(x)生成方法如下：
[0134]
用来生成校验图样的信息数据为u，有p+1组，每组的比特宽度为p，所有组放在一起是一个p+1行p列的信息数据矩阵：
[0135][0136]
其中，第n组信息数据是信息数据矩阵u内的第n+1行，第一行中的各列取值均为0，代表无错情况。相应地，第n组信息数据在伽罗华域gf(2)域内的多项式为：
[0137][0138]
计算un(x)与生成多项式g(x)的余式rn(x)，生成多项式g(x)与实施例一的发送端编码使用的生成多项式g(x)是一样的。具体计算方法如下：
[0139][0140]
通过以上方法得到余式rn(x)为：
[0141][0142]
其中，r0(x)是u为全零时得到的余式，也即代表传输过程信息数据部分无差错出现时对应的余式。将以上步骤中得到的其它各个余式，在gf(2)域内分别与r0(x)进行多项式相减，获得信息数据部分的校验图样多项式为：
[0143]fn+m
(x)＝rk(x)-r0(x)，n＝1，2，...，p
[0144]
其本质是信息数据的每一比特错误对应的余式与无错误时对应的余式的差值。因此，每一组校验图样fk(x)，均按一定顺序与信息数据一一对应。
[0145]
因此，结合以上crc校验元和信息数据两部分的内容，完整的校验图样多项式fk(x)为：
[0146][0147]
进一步地，步骤s202包括：
[0148]
接收端接收到的原始比特序列为d，对应地，d是发送端发送的第二编码序列c的观
测序列，将原始比特序列d进行分组，获得第三分组dh，如下所示：
[0149]
d＝[d1d2...dh...dh]
[0150]
对dh进行分组奇偶校验译码，q+1行q+1列的校验矩阵g
′
为：
[0151][0152]
其中，校验矩阵g
′
与发送端的g是一一对应的。
[0153]
设第三分组dh校验结果为eh，则有：
[0154][0155]
其中，c是将所有组别组合以后获得的，具体是一个h行q列的信息序列矩阵，设奇偶校验译码完成后得到的第一解码序列为e，则有：
[0156]
e＝[c1c2...ch]＝[e0e1...e
h*q-1
]
[0157]
其中，第一解码序列e中的分组ch的长度比接收到的比特序列d中的第三分组dh的长度少一位，因为去掉了奇偶校验位。
[0158]
设奇偶校验译码完成后得到的第一校验结果为d，则有：
[0159]
d＝[d1d2...dh]＝[d0d1...d
h-1
]
[0160]
其中，第一校验结果d是长度为h的向量。
[0161]
进一步地，步骤s203包括：
[0162]
对于奇偶校验译码的第一解码序列e，其长度为q*h，则其包含的第一原始信息序列v
′
和原始校验元序列r
′
分别为：
[0163]v′
＝[e0e1...e
n-1
]
[0164]r′
＝[e
nen+1
...e
n+m-1
]
[0165]
对应地，在gf(2)域上的原始信息多项式和原始校验元多项式分别为v(x)和r(x)。
[0166]
计算第一原始信息序列v
′
的校验元多项式，方法是将原始信息多项式v(x)除以g(x)获得余式r(x
″
)，也就是校验元多项式r(x)，具体如下所示：
[0167][0168]
将获得的校验元多项式r
″
(x)与原始校验元多项式r
′
(x)相减后获得第二校验结果δr(x)，如下所示：
[0169][0170]
其中，δri是多项式中的第i个系数。
[0171]
对以上的第二校验结果δr(x)进行判断，当第二校验结果δr(x)为零，表示传输无差错，跳转至步骤s204；当第二校验结果δr(x)不为零，表示传输有差错，跳转至步骤s205。
[0172]
进一步地，参考图6，步骤s205还包括：
[0173]
s2051：根据第一校验结果d确定出错分组的序号；
[0174]
s2052：根据校验图样f和第二校验结果δr(x)确定出错分组的组内出错的比特位；
[0175]
s2053：将出错的比特位取反，获得纠正后的第二解码序列；
[0176]
s2054：提取第二解码序列中的第二原始信息序列v
″
。
[0177]
具体地，步骤s2051包括：
[0178]
纠错处理要根据奇偶校验译码时得到的第一校验结果d，来确定出错码字组别。设出错组别的集合为t，如下所示：
[0179]
t＝{t|d(t)＝1}，
[0180]
则获得出错分组的序号，也就是第一校验结果d中值为1的比特位，对应地，t是出错分组的组号。
[0181]
步骤s2052包括：
[0182]
设t的元素个数为j，tj表示第j个出错分组，zj表示第j个出错分组里的出错比特位。
[0183]
确定有哪些分组出错后，便可在特定的分组里遍历每一个比特位对应的校验图样。由校验图样f的生成原理可知，每一组校验图样均与信息数据一一对应，这种对应关系可转化成出错分组和出错比特位表示的函数。即当tj个分组出错时，遍历到该出错分组内第zj个比特时，其对应的校验图样分组为：
[0184]
k＝n+m-q*tj+q-z
j j∈(1，j)，zj∈(0，q-1)，其中q为前面所提到的q。
[0185]
本发明方案以出错分组为大框架，以每个出错分组只有一个比特位错误为前提，分别在每个出错分组内取一个比特位对应的校验图样，将其在gf(2)域内进行相加，当每个组遍历的比特位刚好全都是出错比特位时，得到的和即为上面所计算得到的第二校验结果δr(x)。
[0186]
则当下式成立时，可以唯一确定出错分组tj的组内出错的比特位zj：
[0187][0188]
其中，δr(x)为第二校验结果，fk(x)为校验图样表达式。
[0189]
步骤s2053包括：
[0190]
记录下z1，z2，
…
，zj的取值，将第一解码序列e中对应的出错位zj的取值进行取反，即可获得纠正后的第二解码序列e
′
。
[0191]
例如，对于第一解码序列e，其出错的比特位分别为对其进行比特取反后即可完成纠错，取反包括：如果是0，则变为1，如果是1则变为0。
[0192]
步骤s2054包括：
[0193]
提取所述第二解码序列中的第二原始信息序列，即可得到错误纠正后的原始信息序列v。
[0194]
设纠错完成后的数据序列为g，则纠错译码完成后获得的信息序列即为发送端原始序列v：
[0195]
v＝[g0g1...g
n-1
]
[0196]
进一步地，对于步骤s2053和步骤s2054，还可以增加判断，如果出错的不是原始信
息序列的的序号，而是校验元序列的序号，则可以不处理，直接处理下一个出错比特位。这是因为，解码的最终目的只是要获取携带了通信数据的原始信息序列，不需要对校验元再进行取反操作。这样可以节省数据处理时间，进一步提升性能。
[0197]
实施例三
[0198]
为了更直观地说明本发明的基于crc的纠错解码方法和编码方法，下面举一个实际例子：
[0199]
发送端：
[0200]
待传输的原始信息序列v是4个字节的aa(十六进制)，则其总的比特长度n＝8*4＝32比特，其对应的原始信息多项式为：
[0201][0202]
crc校验元的长度为m＝16比特，其生成多项式为：
[0203]
g(x)＝x
16
+x
12
+x5+x0[0204]
计算得到的crc编码多项式为：
[0205][0206]
其中r(x)＝x
12
+x
11
+x
10
+x9+x7+x4+x2+1，也即由v生成的16比特crc校验元序列为0001_1110_1001_0101
[0207]
从而获得第一编码序列a：
[0208]
a＝[101010101010101010101010101010100001111010010101]
[0209]
将第一编码序列a每q＝5比特进行分组，则全部组数
[0210][0211]
补零个数为：
[0212]
c(0)＝h*q-n-m＝10*5-32-16＝2
[0213]
每5比特进行奇偶校验编码，使用的生成矩阵为：
[0214][0215]
奇偶校验编码以后获得的第二分组为：
[0216]ch
＝bh·
g＝[b
(h-1)*5
…bh*5-1
]
·
g＝[c
(h-1)*6
…ch*6-1
]h＝1，2，
…
，10
[0217]
将以上获得的h个第二分组ch按顺序合并，获得第二编码序列c为：
[0218]
c＝[c1c2...c
10
]
[0219]
＝[101011_010100_101011_010100_101011_010100_100001_111100_100100_101000]，将第二编码序列c送入传输信道。
[0220]
接收端：
[0221]
在接收端，生成m+p＝48组(其中，p＝32，m＝16)比特宽度为m＝16的校验图样，用于生成此校验图样的信息数据u为33行32列的矩阵u：
[0222][0223]
进行crc校验计算后得到rk(x)，其中
[0224]
r0(x)＝0
[0225]
r1(x)＝x
12
+x5+1
[0226][0227]r32
(x)＝x
15
+x
14
+x
12
+x
11
+x
10
+x8+x5+x4+x3[0228]
则校验图样为：
[0229]fk
(x)＝r
k-16
(x)-r0(x)k＝17，18，
…
，48
[0230]
加上crc校验元部分后，校验图样的具体数据如下：
[0231]
[0232][0233]
接收端接收到的原始比特序列为d有10组，将原始比特序列d进行分组，获得第三分组dh，，如下所示：
[0234]
d＝[d1d2…d10
]
[0235]
＝[001011_110100_101011_010100_101011_010100_100001_011100_100100_101000]，对dh进行分组奇偶校验译码，校验矩阵g
′
为：
[0236][0237]
则奇偶校验译码完成后，得到的第一解码序列为e和第一校验结果d d分别为：
[0238]
e＝[00101_11010_10101_01010_10101_01010_10000_01110_10010_10100]
[0239]
d＝[1100000100]
[0240]
那么对应的错误组别集合t为：
[0241]
t＝{t|d(t)＝1}＝{1,2,8}
[0242]
将e拆开之后，接收端接收到的原始信息序列为
[0243]v′
＝[e0e1...e
31
]＝[00101110101010101010101010101010]
[0244]
原始校验元序列为：
[0245]r′
＝[e
32e33
...e
47
]＝[0000111010010101]
[0246]
原始校验元多项式r
′
(x)为
[0247]r′
(x)＝x
11
+x
10
+x9+x7+x4+x2+1
[0248]
对信息序列v
′
计算得到的校验元为：
[0249]r″
＝[0000100101011100]
[0250]
即获得校验元多项式r
″
(x)为：
[0251]r″
(x)＝x
11
+x8+x6+x4+x3+x2[0252]
因此，获得的校验元多项式r
″
(x)与原始校验元多项式r
′
(x)在gf(2)域内的差值为：
[0253]
δr(x)＝r
″
(x)-r
′
(x)＝x
10
+x9+x8+x7+x6+x3+1
[0254]
在执行遍历算法后，当各个变量的取值为以下值：
[0255]
t1＝1，t2＝2，t3＝8，z1＝z2＝z3＝0，n＝32，m＝16，q＝5
[0256]
可使以下公式成立：
[0257][0258]
最终得到z1＝z2＝z3＝0后，那么对于第一解码序列e，出错比特位置即为：e0、e5、e
35
，因此将第一解码序列e出错比特位取反，即可得到数据序列g：
[0259]
g＝[10101010101010101010101010101010000111101001010100]
[0260]
则纠错译码完成后获得的信息序列即为发送端原始序列v，如下所示：
[0261]
v＝[g0g1…gn-1
]＝[10101010101010101010101010101010]
[0262]
可以看出，通过发送端和接收端的校验和纠错方法，使得接收端可以直接获取正确的发送端发送的原始数据，并且只需要一次通信，无需通知发送端重传。
[0263]
实施例四
[0264]
再一方面，请参考图7，本发明提供一种基于crc的纠错编码的装置，包括：
[0265]
该编码装置可实现实施例一的方法，将需要发送的通信数据使用crc和奇偶校验编码，并发送给基于crc的纠错解码的装置进行通信，基于crc的纠错解码的装置的具体实现可参考实施例五。
[0266]
优选地，基于crc的纠错编码的装置包括：crc编码模块，编码分组模块，奇偶校验编码模块，编码合并模块。
[0267]
具体地，crc编码模块将原始信息序列进行crc编码，转换为第一编码序列。
[0268]
编码分组模块将第一编码序列进行分组，获得一到多个长度为q的第一分组，当最后一个第一分组长度小于q，则在末尾补零使得最后一个第一分组长度等于q，其中，q为正整数；
[0269]
奇偶校验编码模块将每一个第一分组进行奇偶校验编码，转换为第二分组，第二分组的长度比第一分组的长度多1位奇偶校验位；
[0270]
编码合并模块将多个第二分组合并，转换为第二编码序列，该第二编码序列就是最终送入通信信道的编码序列。
[0271]
对于以上各模块涉及的方法的相关具体流程，请参考前面的方法实施例，在此不再赘述。
[0272]
实施例五
[0273]
又一方面，请参考图8，本发明提供一种基于crc的纠错解码的装置，该基于crc的纠错解码的装置能够实现实施例二的解码方法，最终获取准确的通信数据。
[0274]
优选地，基于crc的纠错解码的装置包括：校验图样产生模块，解码分组模块，奇偶校验解码模块，解码合并模块，crc校验解码模块，纠错模块，提取模块。
[0275]
具体地，校验图样产生模块预先产生校验图样，
[0276]
解码分组模块将接收端获取的原始比特序列进行分组，该原始比特序列就是实施例四中的第二编码序列的观测序列。由于第二编码序列是通过奇偶校验编码，其内部包含一或多个第二分组，因此，在接收端，解码分组模块也是将原始比特序列分为一或多个与第二分组长度一致的第三分组。
[0277]
奇偶校验解码模块对第三分组进行奇偶校验，获得每个第三分组的校验结果和对应的解码序列。
[0278]
解码合并模块将第三分组奇偶校验之后获得的校验结果和解码序列分别按顺序合并，获得第一校验结果和第一解码序列。该第一校验结果在后续纠错模块中，用于计算出错分组的组号，该第一解码序列作为后续的crc校验的输入。
[0279]
crc校验解码模块将第一解码序列进行crc校验，获得第二校验结果。对第二校验结果进行判断：若第二校验结果为零，表示传输无差错，不需要纠错处理，直接将第一解码序列用于后续的提取原始信息序列操作。若第二校验结果不为零，表示传输有差错，则将第二校验结果输送至纠错模块，用于后续的纠错处理。
[0280]
纠错模块根据第一校验结果确定出错分组的序号，根据校验图样f和第二校验结果确定出错分组的组内出错的比特位，将出错的比特位取反，获得纠正后的第二解码序列，将第二解码序列用于后续的提取原始信息序列操作。
[0281]
提取模块将输入的第一解码序列或者第二解码序列进行提取操作，获得其中的原始信息序列。该原始信息序列就是发送端的原始信息序列。
[0282]
对于以上各模块涉及的接收方法的相关具体流程，请参考前面的接收方法实施例，在此不再赘述。
[0283]
实施例六
[0284]
又一方面，本发明提供一种纠错终端，包括实施例四的基于crc的纠错编码的装置和/或实施例五基于crc的纠错解码的装置，两个纠错终端之间可以通过实施例一的基于crc的纠错编码的方法和实施例二的基于crc的纠错解码的方法进行通信，从而实现差错控制。
[0285]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。