一种基于FPGA的双CAN总线处理管理方法与流程

文档序号:32216987发布日期:2022-11-16 07:49阅读:来源:国知局

技术特征:
1.一种基于fpga的双can总线处理管理方法,其特征在于,两条can总线分别包括与fpga的io接口连接的can总线接口控制器,每一总线接口控制器通过寄存器进行中断,两个can总线接口控制器与fpga的io接口连接采用了复用技术;所述方法包括:所述寄存器基于来自fpga的信号和触发模式,以及can总线的当前状态进行第一中断和第二中断,fpga实现对can总线的处理。2.根据权利要求1所述的方法,其特征在于,所述fpga信号类型包括边沿触发信号、其中一条can总线初次低电平信号、两条can总线均初次低电平信号、can总线多次低电平信号。3.根据权利要求1所述的方法,其特征在于,can总线的当前状态包括应答结束状态和工作状态。4.根据权利要求1所述的方法,其特征在于,所述应答结束状态包括空闲等待状态,或者设置完应答发送状态;所述工作状态包括应答复帧、首帧、或中间帧结束状态。5.根据权利要求3所述的方法,其特征在于,其中一路can总线为主总线,两路can总线可同时处于空闲状态或工作状态。6.根据权利要求1所述的方法,其特征在于,所述寄存器进行中断包括收中断和发中断。7.根据权利要求2所述的方法,其特征在于,所述触发模式包括单路触发和双路触发。8.根据权利要求7所述的方法,其特征在于,所述单路触发包括触发后工作can总线与触发前工作can总线相同,或触发后工作can总线与触发前工作can总线不同。9.根据权利要求7所述的方法,其特征在于,所述双路触发包括根据fpga信号类型以及can总线工作状态,通过双路can总线接口控制器中的寄存器进行中断,fpga实现对两条can总线执行不同处理。10.根据权利要求7所述的方法,其特征在于,所述寄存器进行中断包括收中断和发中断,该方法进一步包括,所述双路触发包括触发后工作can总线控制器中寄存器的发中断情况下,fpga对该can总线不操作;或所述双路触发在两条can总线均初次低电平信号,辅can总线控制器中寄存器发中断的情况下,fpga应答下一帧。

技术总结
本发明公开一种基于FPGA的双CAN总线处理管理方法,两条CAN总线分别包括与FPGA的IO接口连接的CAN总线接口控制器,每一总线接口控制器通过寄存器进行中断,两个CAN总线接口控制器与FPGA的IO接口连接采用了复用技术;所述方法包括:所述寄存器基于来自FPGA的信号和触发模式,以及CAN总线的当前状态进行第一中断和第二中断,FPGA实现对CAN总线的处理。本发明可满足星载CAN总线使用,实现CAN总线的双路控制,提高通讯自身的可靠性,提升通讯的有效性。提升通讯的有效性。提升通讯的有效性。


技术研发人员:孔晓健
受保护的技术使用者:航天科工空间工程发展有限公司
技术研发日:2022.06.27
技术公布日:2022/11/15
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1