技术特征：
1.一种具备低延迟处理器的数据处理装置，其特征在于，所述数据处理装置包括低延迟处理器和网卡；所述低延迟处理器，用于将内存中的待发送网络报文以及控制平面关键信息预先读取至所述低延迟处理器的高速缓存中；当接收到所述网卡的读请求时，将所述待发送网络报文和所述控制平面关键信息发送至网卡；所述网卡，用于基于所述控制平面关键信息将所述待发送网络报文发送至网络。2.根据权利要求1所述的具备低延迟处理器的数据处理装置，其特征在于，所述网卡，还用于将待接收网络报文存储至网卡控制器的缓存器中；所述低延迟处理器，还用于当接收到网卡的写请求时，通过缓存隐藏cache stash操作，将所述待接收网络报文存储至共享缓存；当所述低延迟处理器发起读数据操作时，将所述共享缓存中的待接收网络报文发送至所述低延迟处理器的二级缓存中进行存储。3.根据权利要求2所述的具备低延迟处理器的数据处理装置，其特征在于，所述低延迟处理器，还用于当接收到网卡的读/写请求时，通过总线接口，将所述读/写请求隐藏存储至所述低延迟处理器的高速缓存中。4.根据权利要求3所述的具备低延迟处理器的数据处理装置，其特征在于，所述总线接口包括第一总线接口；所述低延迟处理器，还用于若第一总线接口的第一逻辑处理器有效字段为第一参数值，将所述读/写请求隐藏存储至所述低延迟处理器的共享缓存中；所述低延迟处理器，还用于若所述第一逻辑处理器有效字段为第二参数值，基于所述第一总线接口的第一逻辑处理器标识字段，将所述读/写请求隐藏存储至所述低延迟处理器的第一目标处理器核的二级缓存中，所述第一目标处理器核为与所述第一逻辑处理器标识字段匹配的处理器核。5.根据权利要求3所述的具备低延迟处理器的数据处理装置，其特征在于，所述总线接口包括第二总线接口；所述低延迟处理器，还用于若第二总线接口对应不存在第二逻辑处理器有效信号，将所述读/写请求隐藏存储至所述低延迟处理器的共享缓存中；所述低延迟处理器，还用于若第二总线接口对应存在第二逻辑处理器有效信号，基于所述第二总线接口的第二逻辑处理器标识字段，将所述读/写请求隐藏存储至所述低延迟处理器的第二目标处理器核的二级缓存中，所述第二目标处理器核为与所述第二逻辑处理器标识字段匹配的处理器核。6.一种低延迟数据处理方法，其特征在于，所述方法包括：将内存中的待发送网络报文以及控制平面关键信息预先读取至低延迟处理器的高速缓存中；当接收到网卡的读请求时，将所述待发送网络报文和所述控制平面关键信息发送至网卡；通过所述网卡，基于所述控制平面关键信息将所述待发送网络报文发送至网络。7.根据权利要求6所述的低延迟数据处理方法，其特征在于，所述方法还包括：通过所述网卡，将待接收网络报文存储至网卡控制器的缓存器中；当接收到所述网卡的写请求时，通过缓存隐藏cache stash操作，将所述待接收网络报
文存储至共享缓存；当所述低延迟处理器发起读数据操作时，将所述共享缓存中的待接收网络报文发送至所述低延迟处理器的一级缓存中进行存储。8.根据权利要求7所述的低延迟数据处理方法，其特征在于，所述方法还包括：当接收到网卡的读/写请求时，通过总线接口，将所述读/写请求隐藏存储至所述低延迟处理器的高速缓存中。9.根据权利要求8所述的低延迟数据处理方法，其特征在于，所述总线接口包括第一总线接口；所述通过总线接口，将所述读/写请求隐藏存储至所述低延迟处理器的高速缓存中，包括：若第一总线接口的第一逻辑处理器有效字段为第一参数值，将所述读/写请求隐藏存储至所述低延迟处理器的共享缓存中；若所述第一逻辑处理器有效字段为第二参数值，基于所述第一总线接口的第一逻辑处理器标识字段，将所述读/写请求隐藏存储至所述低延迟处理器的第一目标处理器核的二级缓存中，所述第一目标处理器核为与所述第一逻辑处理器标识字段匹配的处理器核。10.根据权利要求8所述的低延迟数据处理方法，其特征在于，所述总线接口包括第二总线接口；所述通过总线接口，将所述读/写请求隐藏存储至所述低延迟处理器的高速缓存中，包括：若第二总线接口对应不存在第二逻辑处理器有效信号，将所述读/写请求隐藏存储至所述低延迟处理器的共享缓存中；若第二总线接口对应存在第二逻辑处理器有效信号，基于所述第二总线接口的第二逻辑处理器标识字段，将所述读/写请求隐藏存储至所述低延迟处理器的第二目标处理器核的二级缓存中，所述第二目标处理器核为与所述第二逻辑处理器标识字段匹配的处理器核。11.一种计算机设备，包括存储器、处理器、网卡及存储在存储器上的计算机程序，其特征在于，所述处理器或网卡执行所述计算机程序以实现权利要求6至10中任一项所述的数据处理方法。12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器或网卡执行时实现权利要求6至10中任一项所述的程数据处理方法。
技术总结
本申请提供一种具备低延迟处理器的数据处理装置、数据处理方法及设备，涉及处理器技术领域。所述数据处理装置包括低延迟处理器和网卡；所述低延迟处理器，用于将内存中的待发送网络报文以及控制平面关键信息预先读取至所述低延迟处理器的高速缓存中；当接收到所述网卡的读请求时，将所述待发送网络报文和所述控制平面关键信息发送至网卡；所述网卡，用于基于所述控制平面关键信息将所述待发送网络报文发送至网络。由于直接将待发送网络报文和控制平面关键信息存储至高速缓存，省略了将待发送网络报文从高速缓存写回内存等若干次访存，减少读取内存开销，也减少因高速缓存写回内存所导致的时间开销；提高了数据处理效率。提高了数据处理效率。提高了数据处理效率。
技术研发人员：陈伟杰
受保护的技术使用者：北京奕斯伟计算技术股份有限公司
技术研发日：2022.06.29
技术公布日：2022/10/11