具有电荷泄放功能的帧转移CCD及其控制方法与流程

具有电荷泄放功能的帧转移ccd及其控制方法
技术领域
1.本发明涉及图像传感器技术领域，特别是涉及一种具有电荷泄放功能的帧转移ccd及其控制方法。


背景技术：

2.帧转移ccd作为面阵ccd的重要分支，在天文观测、空间遥感等光电成像领域得到了广泛的应用。帧转移ccd主要由光敏区、存储区、水平区及输出放大器构成，当强光照射至帧转移ccd的光敏区时，器件会产生光晕现象。
3.目前通常在帧转移ccd的光敏区像元设置横向抗晕结构实现电子快门功能，并通过调节积分时间减少光敏区曝光量，从而实现光晕抑制。但由于在光敏区像元设置横向抗晕结构会占据光敏区像元面积，使得器件占空比降低，将影响器件灵敏度等特性。
4.另一种常用的方式是在帧转移ccd衬底施加一个高的偏置电压，其控制时序如图1所示，帧转移ccd的积分时间是通过在衬底上施加一高电平脉冲实现，此时光敏区第一至第三驱动相下的电势分布如图2所示，图2中a表示偏置电压的电势曲线，在该高电平脉冲的作用下，光敏区第一至第三驱动相下势阱消失，对应电势曲线如图2中b所示，使得存储的电荷泄放至衬底，以起到调节积分时间减少光敏区曝光量作用。但由于帧转移ccd的光敏区与存储区的结构一致，而存储区作为帧转移ccd器件的一部分，当在衬底上施加偏置电压时，同样会在存储区形成如图2所示的电势分布，从而影响存储区的电荷存储能力，不利于帧转移ccd的高质量成像。


技术实现要素：

5.有鉴于此，本发明的目的在于提供一种具有电荷泄放功能的帧转移ccd及其控制方法，以解决现有技术中因调节积分时间而导致帧转移ccd成像质量降低的问题。
6.为达到上述目的，本发明提供一种具有电荷泄放功能的帧转移ccd，包括依次层叠形成的具有第一掺杂类型的衬底和具有第二掺杂类型的阱层以及形成于所述阱层至上的埋沟以及并排形成于所述埋沟之上的光敏区、存储区和水平区，所述光敏区电连接有一驱动所述光敏区的第一区域下方的埋沟进行电荷泄放的第一驱动时钟；所述第一驱动时钟控制所述电荷在一预设的第一时钟脉冲内于所述第一区域下方的埋沟泄放至衬底。
7.进一步的，所述光敏区包括若干呈阵列分布于所述埋沟上的光敏单元，每一光敏单元均包括沿电荷转移方向依次并排形成于所述埋沟上的第一光敏区驱动相、第二光敏区驱动相、第三光敏区驱动相、第四光敏区驱动相以及相互隔离所述第一光敏区驱动相、第二光敏区驱动相、第三光敏区驱动相、第四光敏区驱动相和埋沟的第一绝缘层，所述第一光敏区驱动相、第二光敏区驱动相和第三光敏区驱动相对应与埋沟相接处形成所述光敏区的第一区域，所述第四光敏区驱动相对应与埋沟相接处形成一位于第一区域旁侧的第二区域；所述第一光敏区驱动相和第三光敏区驱动相采用一次多晶硅形成，所述第二光敏区驱动相和第四光敏区驱动相采用二次多晶硅形成。
8.进一步的，所述第一驱动时钟包括分别与所述第一光敏区驱动相、第二光敏区驱动相、第三光敏区驱动相和第四光敏区驱动相对应相连的第一光敏区驱动时序、第二光敏区驱动时序、第三光敏区驱动时序和第四光敏区驱动时序，所述第一至第四光敏区驱动时序均包含若干积分周期，所述第一至第三光敏区驱动时序的每一积分周期均包含在第一时刻施加于所述第一至第三光敏区驱动相上使第一至第三光敏区驱动相由第二电平跳变至第一电平的第一时钟脉冲，所述第四光敏区驱动时序在每一积分周期内均保持第一电平，所述第一电平的电势低于第二电平。
9.进一步的，所述埋沟具有分别与所述第一区域和第二区域对应的第三区域和第四区域，所述第三区域和第四区域在第一至第四光敏区驱动相的配合驱动下于第一电平作用于第一区域和第二区域时在所述第三区域和第四区域均形成势垒以泄放电荷，或者于第二电平和第一电平分别作用于第一区域和第二区域时在所述第三区域和第四区域分别形成一势阱和一势垒以存储电荷。
10.进一步的，所述存储区包括若干呈阵列分布于埋沟上的存储单元，每一存储单元均包括沿电荷转移方向依次并排形成于所述埋沟上的第一存储区驱动相、第二存储区驱动相、第三存储区驱动相、第四存储区驱动相以及相互隔离所述第一存储区驱动相、第二存储区驱动相、第三存储区驱动相、第四存储区驱动相和埋沟的第二绝缘层；所述第一存储区驱动相和第三存储区驱动相采用一次多晶硅形成，所述第二存储区驱动相和第四存储区驱动相采用二次多晶硅形成。
11.进一步的，还包括一与所述存储区电连接的第二驱动时钟；所述第二驱动时钟包括分别与第一存储区驱动相、第二存储区驱动相、第三存储区驱动相和第四存储区驱动相电连接的第一存储区驱动时序、第二存储区驱动时序、第三存储区驱动时序和第四存储区驱动时序，所述第一至第四存储区驱动时序配合驱动光敏区积分后的电荷快态转移并存储至各存储单元。
12.进一步的，还包括一与所述水平区电连接的第三驱动时钟，所述第三驱动时钟用于驱动水平区内的电荷水平转移。
13.进一步的，还包括沿电荷的水平转移方向电连接于所述水平区的输出端的输出放大器，所述输出放大器用于对水平转移的电荷进行放大后输出。
14.进一步的，所述第一时钟脉冲的脉冲宽度大于1μs。
15.本发明的第二方面还提供一种具有电荷泄放功能的帧转移ccd的控制方法，用于控制如上所述的具有电荷泄放功能的帧转移ccd在电荷泄放后进行积分，所述控制方法包括以下步骤：在光敏区、存储区和水平区分别接入第一驱动时钟、第二驱动时钟和第三驱动时钟；控制第一驱动时钟的第一至第三光敏区驱动时序在一积分周期的起始时刻至第一时刻均置于第二电平而第四光敏区驱动时序在该积分周期的起始时刻至第一时刻置于第一电平，以在埋沟的第三区域和第四区域分别形成具有电势差的势阱和势垒，将光敏区探测的电荷进行存储；控制第一驱动时钟的第一至第四光敏区驱动时序在第一时刻对第一至第四光敏区驱动相施加一第一时钟脉冲，使第一至第四光敏区驱动相均置于第一电平，以在埋沟的
第三区域和第四区域均形成电势相同的势垒，将光敏区的电荷经阱层泄放至衬底；控制第一驱动时钟的第一至第三光敏区驱动时序在第一时刻值该积分周期的结束时刻均置于第二电平而第四光敏区驱动时序在第一时刻值该积分周期的结束时刻置于第一电平，以在埋沟的第三区域和第四区域分别形成具有电势差的势阱和势垒，光敏区对电荷进行积分；控制第二驱动时钟作用于存储区使积分后的电荷快速转移至并存储至存储区；控制第三驱动时钟作用于水平区将存储区转移的电荷水平读出。
16.本发明通过在帧转移ccd上接入一预设控制时序，在帧转移ccd的一积分周期的第一时刻对光敏区的各驱动相均施加一第一电平的脉冲，使光敏区对应的埋沟内不具有能够存储电荷的势阱，从而在第一时刻之前将入射光照射至光敏区产生的光电荷通过阱层泄放至衬底，实现电荷清空，再在光敏区第一至第三光敏区驱动相施加一第二电平的脉冲，使光敏区在第一时刻之后开始积分；并且，通过控制第一时刻发生的时间点，能够实现积分周期内电荷泄放时间及积分时间的控制，进而保证光敏区电荷的有效清空，从而提高帧转移ccd的成像质量。
附图说明
17.图1为现有技术中在衬底施加偏置电压的帧转移ccd积分时间控制时序图。
18.图2为在图1的控制时序作用下在光敏区至衬底方向的电势分布图。
19.图3为本发明实施例1的具有电荷泄放功能的帧转移ccd的结构示意图。
20.图4为图3中光敏区a-a的向视图。
21.图5为图3中存储区b-b的向视图。
22.图6为本实施例1的帧转移ccd的积分时间控制时序图。
23.图7为图4中埋沟c-c的电势分布图。
24.图8为图4中d-d的光敏区至衬底方向的电势分布图。
25.说明书附图标记如下：衬底1、阱层2、埋沟3、光敏区4、第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c、第四光敏区驱动相4d、第一绝缘层4e、存储区5、第一存储区驱动相5a、第二存储区驱动相5b、第三存储区驱动相5c、第四存储区驱动相5d、第二绝缘层5e、水平区6、输出放大器7、第一光敏区驱动时序φi1、第二光敏区驱动时序φi2、第三光敏区驱动时序φi3、第四光敏区驱动时序φi4、第一存储区驱动时序φm1、第二存储区驱动时序φm2、第三存储区驱动时序φm3、第四存储区驱动时序φm4。
具体实施方式
26.下面通过具体实施方式进一步详细说明：实施例1请参考图3、图4和图5所示，本实施例的具有电荷泄放功能的帧转移ccd包括依次层叠形成的衬底1、阱层2和埋沟3、并排形成于所述埋沟3之上的光敏区4、存储区5和水平区6以及形成与所述埋沟3之上对应于水平区6的输出端的输出放大器7；所述光敏区4用于对入射光进行积分形成电荷，所述存储区5用于对电荷进行存储并转移至水平区6，所述水平
区6用于将电荷水平转移并经输出放大器7放大后读出。在本实施例中，所述衬底1具有第一掺杂类型，且所述衬底1优选为n型衬底；所述阱层2具有第二掺杂类型，且所述阱层2优选为p阱层，以对n型衬底进行补偿；所述埋沟3具有第一掺杂类型，且所述埋沟3优选为n型埋沟，用于适时形成势垒以泄放电荷或形成势阱以存储电荷。
27.所述光敏区4电连接有一第一驱动时钟，所述第一驱动时钟用于驱动光敏区4在一积分周期t内第一时刻t1之前在光敏区4的第一区域以及形成第一区域旁侧的第二区域下方的埋沟3形成势垒将入射光照射在光敏区4产生的电荷通过阱层2泄放至衬底1，以将光敏区4内的电荷清空，并且在第一时刻t1之后在光面区的第一区域和第二区域下方的埋沟3分别形成势阱和势垒以将入射光照射在光敏区4产生的电荷存储在势阱中并进行积分，以确保帧转移ccd的高质量成像。所述存储区5电连接有一第二驱动时钟，所述第二驱动时钟用于驱动经光敏区4积分后的电荷快速转移至存储区5并存储至存储区5。所述水平区6电连接有一第三驱动时钟，所述第三驱动时钟用于驱动水平区6的电荷向后水平转移至输出放大器7。
28.所述光敏区4包括若干呈阵列分布于所述埋沟3上的光敏单元，以对光信号进行探测并积分形成电荷。每一光敏单元均包括第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c、第四光敏区驱动相4d和第一绝缘层4e，所述第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c及第四光敏区驱动相4d沿电荷转移方向依次并排形成于所述埋沟3上并与所述第一驱动时钟电连接，用于在第一驱动时钟的驱动下对光信号进行积分形成电荷并依次转移至存储区5；所述第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c和第四光敏区驱动相4d彼此之间以及第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c、第四光敏区驱动相4d与埋沟3之间均形成有所述第一绝缘层4e，用于实现第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c、第四光敏区驱动相4d和埋沟3之间的层间绝缘。在本实施例中，所述第一光敏区驱动相4a和第三光敏区驱动相4c采用一次性多晶硅形成，所述第二光敏区驱动相4b和第四光敏区驱动相4d采用二次多晶硅形成，所述第一至第四光敏区驱动相4a、4b、4c、4d的成型方法可采用传统的沉积、刻蚀工艺形成，本实施例不做赘述。
29.每一光敏单元均具有一对应形成于第一光敏区驱动相4a、第二光敏区驱动相4b和第三光敏区驱动相4c之下的第一区域以及一对应形成于第四光敏区驱动相4d之下并位于第一区域旁侧的第二区域，所述第一区域能够在第一驱动时钟的驱动下在第一电平与第二电平间切换，进而驱使埋沟3对电荷进行泄放或存储。在本实施例中，所述第一电平的电势低于第二电平，且所述第一电平优选为低电平，第二电平优选为高电平。
30.所述埋沟3具有分别与所述第一区域和第二区域对应相接的第三区域和第四区域，所述第三区域和第四区域能够在第一区域和第二区域分别接入高电平和低电平时对应形成势阱和势垒以在该势阱区域存储入射光照射在光敏区4产生的电荷，所述第三区域和第四区域还能够在第一区域和第二区域均接入低电平时形成势垒以将存储的电荷泄放至衬底1。
31.所述存储区5包括若干呈阵列分布于埋沟3上的存储单元，以对光敏区4积分产生的电荷进行转移和存储。每一存储单元均包括第一存储区驱动相5a、第二存储区驱动相5b、第三存储区驱动相5c、第四存储区驱动相5d和第二绝缘层5e，所述第一存储区驱动相5a、第
二存储区驱动相5b、第三存储区驱动相5c及第四存储区驱动相5d沿电荷转移方向依次并排形成于所述埋沟3上并与所述第二驱动时钟电连接，用于在第二驱动时钟的驱动下实现电荷的转移和存储；所述第一存储区驱动相5a、第二存储区驱动相5b、第三存储区驱动相5c和第四存储区驱动相5d彼此之间以及第一存储区驱动相5a、第二存储区驱动相5b、第三存储区驱动相5c、第四存储区驱动相5d与埋沟3之间均形成有所述第二绝缘层5e，用于实现第一存储区驱动相5a、第二存储区驱动相5b、第三存储区驱动相5c、第四存储区驱动相5d和埋沟3之间的层间绝缘。在本实施例中，所述第一存储区驱动相5a和第三存储区驱动相5c采用一次性多晶硅形成，所述第二存储区驱动相5b和第四存储区驱动相5d采用二次多晶硅形成，所述第一至第四存储区驱动相5d的成型方法可采用传统的沉积、刻蚀工艺形成，本实施例不做赘述。
32.所述第一驱动时钟包括分别与所述第一光敏区驱动相4a、第二光敏区驱动相4b、第三光敏区驱动相4c和第四光敏区驱动相4d对应相连的第一光敏区驱动时序φi1、第二光敏区驱动时序φi2、第三光敏区驱动时序φi3和第四光敏区驱动时序φi4，所述第一至第四光敏区驱动时序φi4配合控制第一至第四光敏区驱动相4a、4b、4c、4d的电平以使位于其下的埋沟3对应形成势阱和势垒，进而实现对电荷的存储及泄放。所述第二驱动时钟包括分别与第一存储区驱动相5a、第二存储区驱动相5b、第三存储区驱动相5c和第四存储区驱动相5d电连接的第一存储区驱动时序φm1、第二存储区驱动时序φm2、第三存储区驱动时序φm3和第四存储区驱动时序φm4，所述第一至第四存储区驱动时序φm4配合驱动光敏区4积分后的电荷快态转移并存储至各存储单元。
33.请继续参考图6，所述第一至第四光敏区驱动时序φi4均包含若干积分周期t，在一积分周期t内的第一时刻t1之前，所述第一至第三光敏区驱动时序φi1、φi2、φi3在第一至第三光敏区驱动相4a、4b、4c上施加并保持高电平（即第二电平）而第四光敏区驱动时序φi4在第四光敏区驱动相4d上施加低电平（即第一电平），使第一至第三光敏区驱动相4a、4b、4c下方的埋沟3形成势阱而第四光敏区驱动相4d下方的埋沟3形成势垒（此时埋沟3的电势分布如图7中实线l所示），以将入射光产生的电荷存储在势阱中。
34.在第一时刻t1时，第一至第三光敏区驱动时序φi1、φi2、φi3在第一至第三光敏区驱动相4a、4b、4c上施加低电平的预设宽度的第一时钟脉冲而第四光敏区驱动相4d仍保持低电平，使第一至第三光敏区驱动相4a、4b、4c由高电平跳变至低电平，与此同时，第一至第三光敏区驱动相4a、4b、4c下方的埋沟3对应由势阱跳变为势垒（此时埋沟3的电势分布如图7中的虚线l'所示），以将在第一时刻t1之前入射光产生的电荷通过阱层2泄放至衬底1不再存储电荷，实现光敏区4电荷的清空。在第一时刻t1时，光敏区4至衬底1方向的电势分布如图8所示，图中实线p为第一至第三光敏区驱动相4a、4b、4c在第一时钟脉冲作用前（即电平跳变前）的电势分布，此时，第一至第三光敏区驱动相4a、4b、4c下方的埋沟3形成势阱以存储电荷，而图中虚线p'为第一至第三光敏区驱动相4a、4b、4c在第一时钟脉冲作用时的电势分布，此时，第一至第三光敏区驱动相4a、4b、4c下方的埋沟3形成的势阱跳变为势垒，将电荷经阱层2泄放至衬底1。在本实施例中，所述第一时钟脉冲的脉冲宽度大于1μs，以保证电荷泄放彻底。
35.在第一时刻t1之后，关闭第一至第三光敏区驱动时序φi1、φi2、φi3施加在第一至第三光敏区驱动相4a、4b、4c上的第一时钟脉冲，使光敏单元在第一时刻t1之后开始积
分，积分时间为t-t1，由此，能够通过施加第一时钟脉冲的时刻（即第一时刻t1）来控制曝光时间，从而调节光敏区4曝光量，抑制光晕产生。
36.在本实施例中，所述第二时钟脉冲和第三时钟脉冲对存储区5和水平区6的控制时序可采用传统方式控制，本实施例不做赘述。
37.本实施例的具有电荷泄放功能的帧转移ccd，通过对光敏区4的第一驱动脉冲的控制，在第一时刻t1对各光敏区4驱动相施加低电平，使得光敏区4下方的埋沟3不存在电荷势阱，进而将第一时刻t1之前入射光在光敏区4产生的电荷通过阱层2泄放至衬底1，实现电荷的情况，并在电荷清空后关闭低电平，使光敏区4开始积分，通过对第一时刻t1的控制以实现光敏区4积分时间t-t1的控制，进而控制光敏区4的曝光量，抑制光晕的产生，从而实现帧转移ccd的高质量成像，能够很好兼顾帧转移ccd的灵敏度和成像质量。
38.实施例2本实施例的控制方法用于控制实施例1的具有电荷泄放功能的帧转移ccd在电荷泄放后进行积分，本实施例的控制方法包括以下步骤：s1：在光敏区4、存储区5和水平区6分别接入第一驱动时钟、第二驱动时钟和第三驱动时钟。在本实施例中，所述第一驱动时钟用于驱动光敏区4对光信号进行积分；所述第二驱动时钟用于驱动经光敏区4积分后的电荷快速转移至存储区5并存储至存储区5；所述第三驱动时钟用于驱动水平区6的电荷向后水平转移至输出放大器7。
39.s2：在一积分周期t内，从该积分周期t的起始时刻t0开始，控制第一驱动时钟的第一至第三光敏区驱动时序φi1、φi2、φi3在第一至第三光敏区驱动相4a、4b、4c上施加高电平而第四光敏区驱动时序φi4在第四光敏区驱动相4d上施加低电平，使第一至第三光敏区驱动相4a、4b、4c下方的埋沟3形成势阱而第四光敏区驱动相4d下方的埋沟3形成势垒，以将入射光产生的电荷存储在势阱中，帧转移ccd的光敏区4从该积分周期t的起始时刻t0开始进行积分。
40.s3：当帧转移ccd积分至第一时刻t1时，控制第一驱动时钟的第一至第三光敏区驱动时序φi1、φi2、φi3在第一至第三光敏区驱动相4a、4b、4c上施加低电平的第一时钟脉冲，与此同时，第四光敏区驱动时序φi4仍在第四光敏区驱动相4d上施加低电平，由于第一至第三光敏区驱动相4a、4b、4c由高电平跳变至低电平，使得对应的埋沟3由势阱跳变为势垒，以对光敏区4在起始时刻t0至第一时刻t1积累的电荷进行泄放。
41.s4：当电荷泄放完成后，控制第一驱动时钟的第一至第三光敏区驱动时序φi1、φi2、φi3在第一至第三光敏区驱动相4a、4b、4c上恢复高电平，同样，第四光敏区驱动时序φi4仍保持在第四光敏区驱动相4d上施加低电平，由于第一至第三光敏区驱动相4a、4b、4c恢复至高电平，使得对应的埋沟3再次形成势阱，光敏区4重新开始积分，且其有效积分时间为t-t1。
42.s5：控制第二驱动时钟作用于存储区5使有效积分时间t-t1内的电荷快速转移至并存储至存储区5。
43.s6：控制第三驱动时钟作用于水平区6将存储区5转移的有效积分时间t-t1内的电荷水平读出。
44.本实施例的具有电荷泄放功能的帧转移ccd的控制方法，通过适时在第一至第三光敏区驱动时序φi1、φi2、φi3施加一低电平脉冲，使埋沟3上形成势垒，以将之前存储的
电荷清空，并在清空后在积分高电平的作用下重新开始积分，并且通过调节第一时刻t1能够实现对有效积分时间的控制，进而实现对光敏区4曝光量的调节，从而抑制光晕，提高成像质量。