一种视频预览方法、装置及设备和存储介质与流程

1.本技术涉及计算机技术领域，更具体地说，涉及一种视频预览方法、装置及一种视频预览设备和一种计算机可读存储介质。


背景技术：

2.在相关技术中，高通平台上ais(automotive imaging system)架构可以支持多路摄像头信号的同时预览，在硬件上外置一个转换芯片，将4路摄像头信号转换为mipi(移动产业处理器接口，mobile industry processor interface)信号，软件上在android系统注册v4l2(video for linux2)接口，获取每路视频数据，最终可以实现最多4路camera同时预览。但是，对于一些需要使用更多路摄像头视频的预览的场景，尚无法满足需求。
3.因此，如何实现多路摄像头视频的同时预览是本领域技术人员需要解决的技术问题。


技术实现要素：

4.本技术的目的在于提供一种视频预览方法、装置及一种视频预览设备和一种计算机可读存储介质，实现了多路摄像头视频的同时预览。
5.为实现上述目的，本技术提供了一种视频预览方法，应用于视频预览设备，所述视频预览设备通过n个接口分别连接n个转换芯片，每个所述转换芯片连接m个摄像头，所述方法包括：
6.创建n
×
m个显示窗口，并初始化v4l2设备节点；
7.接收n个所述转换芯片发送的n路mipi信号；其中，每个所述转换芯片将m个所述摄像头采集到的m路摄像头信号转换为一路mipi信号；
8.将每路所述mipi信号分解为m路mipi子信号，并通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
9.其中，所述创建n
×
m个显示窗口之前，还包括：
10.注册n个摄像头驱动和n路mipi驱动；其中，每个所述摄像头驱动和每路所述mipi驱动用于与对应的转换芯片通信。
11.其中，所述将每路所述mipi信号分解为m路mipi子信号，包括：
12.在每路所述mipi驱动中根据m个所述摄像头分别对应的标识，利用虚拟通道将每路所述mipi信号分解为m路mipi子信号。
13.其中，所述创建n
×
m个显示窗口，并初始化v4l2设备节点，包括：
14.创建n个线程，利用每个所述线程分别创建m个显示窗口，并初始化每路mipi对应的v4l2设备节点。
15.其中，所述创建n个线程之前，还包括：
16.注册v4l2设备节点；其中，所述v4l2设备节点包括csid节点、ispif节点和vfe节
点。
17.其中，若n为2，则所述注册v4l2设备节点，包括：
18.注册ispif节点、第一csid节点、第二csid节点、第一vfe节点和第二vfe节点；
19.相应的，所述创建n个线程，利用每个所述线程分别创建m个显示窗口，并初始化每路mipi对应的v4l2设备节点，包括：
20.创建第一线程和第二线程，利用所述第一线程和所述第二线程分别创建m个显示窗口；
21.利用所述第一线程初始化第一路mipi对应的所述ispif节点、所述第一csid节点和所述第一vfe节点；
22.利用所述第二线程初始化第二路mipi对应的所述ispif节点、所述第二csid节点和所述第二vfe节点；
23.相应的，所述接收n个所述转换芯片发送的n路mipi信号，包括：
24.利用所述第一线程接收第一转换芯片发送的第一路mipi信号，利用所述第二线程接收第二转换芯片发送的第二路mipi信号；
25.相应的，所述将每路所述mipi信号分解为m路mipi子信号，并通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，包括：
26.利用所述第一线程将所述第一路mipi信号分解为m路第一mipi子信号，利用所述第二线程将所述第二路mipi信号分解为m路第二mipi子信号；
27.利用所述第一线程通过所述ispif节点、所述第一csid节点和所述第一vfe节点将m路所述第一mipi子信号发送至对应的显示窗口；
28.利用所述第二线程通过所述ispif节点、所述第二csid节点和所述第二vfe节点将m路所述第二mipi子信号发送至对应的显示窗口。
29.为实现上述目的，本技术提供了一种视频预览装置，应用于视频预览设备，所述视频预览设备通过n个接口分别连接n个转换芯片，每个所述转换芯片连接m个摄像头，所述装置包括：
30.创建模块，用于创建n
×
m个显示窗口，并初始化v4l2设备节点；
31.接收模块，用于接收n个所述转换芯片发送的n路mipi信号；其中，每个所述转换芯片将m个所述摄像头采集到的m路摄像头信号转换为一路mipi信号；
32.发送模块，用于将每路所述mipi信号分解为m路mipi子信号，并通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
33.为实现上述目的，本技术提供了一种视频预览设备，包括：
34.存储器，用于存储计算机程序；
35.处理器，用于执行所述计算机程序时实现如上述视频预览方法的步骤。
36.为实现上述目的，本技术提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述视频预览方法的步骤。
37.通过以上方案可知，本技术提供的一种视频预览方法，应用于视频预览设备，所述视频预览设备通过n个接口分别连接n个转换芯片，每个所述转换芯片连接m个摄像头，所述
方法包括：创建n
×
m个显示窗口，并初始化v4l2设备节点；接收n个所述转换芯片发送的n路mipi信号；其中，每个所述转换芯片将m个所述摄像头采集到的m路摄像头信号转换为一路mipi信号；将每路所述mipi信号分解为m路mipi子信号，并通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
38.由此可见，本技术提供的视频预览方法，通过n个转换芯片可以同时接收n路mipi信号，同时每个转换芯片分别连接m个摄像头，可以同时接收m路摄像头信号，通过复用v4l2设备节点，可以同时实现n
×
m路摄像头视频的预览。本技术还公开了一种视频预览装置及一种视频预览设备和一种计算机可读存储介质，同样能实现上述技术效果。
39.应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本技术。
附图说明
40.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
41.图1为根据一示例性实施例示出的一种视频预览方法的流程图；
42.图2为根据一示例性实施例示出的另一种视频预览方法的流程图；
43.图3为根据一示例性实施例示出的又一种视频预览方法的流程图；
44.图4为根据一示例性实施例示出的一种视频预览装置的结构图；
45.图5为根据一示例性实施例示出的一种视频预览设备的结构图。
具体实施方式
46.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。另外，在本技术实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
47.本技术实施例公开了一种视频预览方法，执行主体为视频预览设备，该视频预览设备在软件方面可以基于ais架构实现，在硬件方面通过n个接口分别连接n个转换芯片，该接口可以具体为csiphy(camera serial interface physical)接口，每个转换芯片连接m个摄像头，也即本实施例可以通过视频预览设备实现n
×
m路摄像头视频的预览。由于转换芯片的接口限制，一般来说，转换芯片可以连接4个摄像头，也即m为4。n的值取决于视频预览设备包含的接口数量和视频预览设备中芯片的运行能力。
48.参见图1，根据一示例性实施例示出的一种视频预览方法的流程图，如图1所示，包括：
49.s101：创建n
×
m个显示窗口，并初始化v4l2设备节点；
50.在本步骤中，创建n
×
m个显示窗口，每个显示窗口用于显示一路摄像头视频，然后初始化v4l2设备节点，可以包括csid(camera serial interface decoder)节点、ispif(image signal processor interface)节点和vfe(video front end)节点。
51.作为一种可行的实施方式，本步骤可以包括：创建n个线程，利用每个所述线程分别创建m个显示窗口，并初始化每路mipi对应的v4l2设备节点。在具体实施中，创建n个线程，每个线程对应一路mipi，也即每个线程用于创建m个显示窗口，并初始化每路mipi对应的v4l2设备节点，n个线程可以并行执行对应的操作。此处不对每路mipi初始化的不同种类的节点的数量进行限定，例如对于ispif节点来说，ais架构中一般仅包含1个ispif节点，因此每路mipi初始化1个ispif节点，在后续传输过程中复用。对于csid节点来说，ais架构中一般包含4个csid节点，因此可以每路mipi初始化1个csid节点，也可以每路mipi初始化2个csid节点。对于vfe节点来说，ais架构中一般包含2个vfe节点，因此可以每路mipi初始化1个vfe节点。
52.s102：接收n个所述转换芯片发送的n路mipi信号；其中，每个所述转换芯片将m个所述摄像头采集到的m路摄像头信号转换为一路mipi信号；
53.在具体实施中，摄像头采集摄像头信号，并发送至对应的转换芯片，每个转换芯片接收到其连接的m个摄像头的m路摄像头信号后，将m路摄像头信号转换为一路mipi信号，并通过对应的接口传输至视频预览设备，也即视频预览设备通过n个转换芯片接收n路mipi信号。
54.s103：将每路所述mipi信号分解为m路mipi子信号，并通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
55.在本步骤中，利用虚拟通道将接收到的每路mipi信号分解为m路mipi子信号。每个摄像头采集到的摄像头信号均包含自身的标识，可以理解为每路摄像头信号均存在对应的数据流标识，相应的，可以根据摄像头对应的标识(数据流标识)将接收到的mipi信号分解为m路mipi子信号。
56.进一步的，对每路mipi子信号进行格式转换，转换为显示窗口可以显示的格式，并发送至对应的显示窗口，每个显示窗口显示对应的视频。也即，每个显示窗口对象根据数据流标识循环等待并接收对应的视频数据并显示，之后再释放数据buffer，如此循环。
57.需要说明的是，由于ais架构中不同种类的v4l2设备节点的数量达不到n
×
m个，无法实现每路mipi子信号通过不同的v4l2设备节点传输，因此本实施例需要复不同种类的用v4l2设备节点，从而实现将m路mipi子信号发送至m个显示窗口。具体来说，每路mipi子信号需要依次经过ispif节点、csid节点、vfe节点传输至对应的显示窗口，ais架构中一般包含1个ispif节点、4个csid节点，2个vfe节点，作为一种可行的实施方式，所有路mipi子信号共用1个ispif节点，(n
×
m)/4路mipi子信号共用1个csid节点，(n
×
m)/2路mipi子信号共用1个vfe节点。
58.由此可见，本技术实施例提供的视频预览方法，通过n个转换芯片可以同时接收n路mipi信号，同时每个转换芯片分别连接m个摄像头，可以同时接收m路摄像头信号，通过复用v4l2设备节点，可以同时实现n
×
m路摄像头视频的预览。
59.本技术实施例公开了一种视频预览方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
60.参见图2，根据一示例性实施例示出的另一种视频预览方法的流程图，如图2所示，包括：
61.s201：注册n个摄像头驱动和n路mipi驱动；其中，每个所述摄像头驱动和每路所述mipi驱动用于与对应的转换芯片通信；
62.在本步骤中，主程序在ais架构中注册n个摄像头驱动和n路mipi驱动，摄像头驱动和mipi驱动启动时用于与对应的转换芯片通信，传输mipi信号，n路mipi驱动包括各自的初始化参数、对应的csid通道、ispif通道、vfe通道等，初始化参数可以摄像头参数、显示参数等。n路mipi可以保证后续n路mipi信号的相互独立。
63.s202：注册v4l2设备节点；其中，所述v4l2设备节点包括csid节点、ispif节点和vfe节点；
64.在本步骤中，主程序在android系统中注册v4l2设备节点，其中包括csid节点、ispif节点和vfe节点。本实施例不对不同种类的节点的数量进行限定，例如对于ispif节点来说，ais架构中一般仅包含1个ispif节点，因此注册1个ispif节点。对于csid节点和vfe节点来说，ais架构中一般包含多个csid节点和vfe节点，因此可以注册1个或多个csid节点和vfe节点。可以理解的是，为了降低后续节点的复用，本步骤可以尽可能多的注册节点，提高后续信号传输的可靠性。
65.s203：创建n个线程，利用每个所述线程分别创建m个显示窗口，并初始化每路mipi对应的v4l2设备节点；
66.s204：利用n个所述线程分别接收n个所述转换芯片发送的n路mipi信号；其中，每个所述转换芯片将m个所述摄像头采集到的m路摄像头信号转换为一路mipi信号；
67.s205：利用每个所述线程在每路所述mipi驱动中根据m个所述摄像头分别对应的标识，并利用虚拟通道将每路所述mipi信号分解为m路mipi子信号；
68.s206：利用每个所述线程通过对应的csid节点、ispif节点和vfe节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
69.本技术实施例公开了一种视频预览方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：在本实施例中，视频预览设备外置第一转换芯片和第二转换芯片，分别连接四个摄像头，第一转换芯片连接至视频预览设备的csiphy1接口，第二转换芯片连接至视频预览设备的csiphy2接口。
70.参见图3，根据一示例性实施例示出的又一种视频预览方法的流程图，如图3所示，包括：
71.s301：注册两个摄像头驱动和两路mipi驱动；其中，每个所述摄像头驱动和每路所述mipi驱动用于与对应的转换芯片通信；
72.s302：注册ispif节点、第一csid节点、第二csid节点、第一vfe节点和第二vfe节点；
73.s303：创建第一线程和第二线程；
74.在本实施例中，主程序注册两个摄像头驱动和两路mipi驱动，注册ispif节点、第
一csid节点、第二csid节点、第一vfe节点和第二vfe节点，并创建两个线程，也即第一线程和第二线程。
75.s304：利用所述第一线程创建四个显示窗口；
76.s305：利用所述第二线程创建四个显示窗口；
77.s306：利用所述第一线程初始化第一路mipi对应的所述ispif节点、所述第一csid节点和所述第一vfe节点；
78.s307：利用所述第二线程初始化第二路mipi对应的所述ispif节点、所述第二csid节点和所述第二vfe节点；
79.s308：利用所述第一线程接收第一转换芯片发送的第一路mipi信号；
80.s309：利用所述第二线程接收第二转换芯片发送的第二路mipi信号；
81.s310：利用所述第一线程将所述第一路mipi信号分解为四路第一mipi子信号；
82.s311：利用所述第二线程将所述第二路mipi信号分解为四路第二mipi子信号；
83.s312：利用所述第一线程通过所述ispif节点、所述第一csid节点和所述第一vfe节点将四路所述第一mipi子信号发送至对应的显示窗口；
84.s313：利用所述第二线程通过所述ispif节点、所述第二csid节点和所述第二vfe节点将四路所述第二mipi子信号发送至对应的显示窗口。
85.在本实施例中，第一线程用于创建四个显示窗口，初始化第一路mipi对应的ispif节点、第一csid节点和第一vfe节点，接收第一转换芯片发送的第一路mipi信号，将第一路mipi信号分解为四路第一mipi子信号，通过ispif节点、第一csid节点和第一vfe节点将四路第一mipi子信号发送至对应的显示窗口。第二线程用于创建四个显示窗口，初始化第二路mipi对应的ispif节点、第二csid节点和第二vfe节点，接收第二转换芯片发送的第二路mipi信号，将第二路mipi信号分解为四路第二mipi子信号，通过ispif节点、第二csid节点和第二vfe节点将四路第二mipi子信号发送至对应的显示窗口。
86.由此可见，本实施例通过两个转换芯片可以实现8路摄像头视频的同时预览。
87.下面对本技术实施例提供的一种视频预览装置进行介绍，下文描述的一种视频预览装置与上文描述的一种视频预览方法可以相互参照。
88.参见图4，根据一示例性实施例示出的一种视频预览装置的结构图，如图4所示，包括：
89.创建模块401，用于创建n
×
m个显示窗口，并初始化v4l2设备节点；
90.接收模块402，用于接收n个所述转换芯片发送的n路mipi信号；其中，每个所述转换芯片将m个所述摄像头采集到的m路摄像头信号转换为一路mipi信号；
91.发送模块403，用于将每路所述mipi信号分解为m路mipi子信号，并通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
92.由此可见，本技术实施例提供的视频预览装置，通过n个转换芯片可以同时接收n路mipi信号，同时每个转换芯片分别连接m个摄像头，可以同时接收m路摄像头信号，通过复用v4l2设备节点，可以同时实现n
×
m路摄像头视频的预览。
93.在上述实施例的基础上，作为一种优选实施方式，还包括：
94.第一注册模块，用于注册n个摄像头驱动和n路mipi驱动；其中，每个所述摄像头驱
动和每路所述mipi驱动用于与对应的转换芯片通信。
95.在上述实施例的基础上，作为一种优选实施方式，所述发送模块403包括：
96.分解单元，用于在每路所述mipi驱动中根据m个所述摄像头分别对应的标识，利用虚拟通道将每路所述mipi信号分解为m路mipi子信号；
97.发送单元，用于通过复用所述v4l2设备节点将每路所述mipi子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的mipi子信号显示对应的视频。
98.在上述实施例的基础上，作为一种优选实施方式，所述创建模块401具体用于：创建n个线程，利用每个所述线程分别创建m个显示窗口，并初始化每路mipi对应的v4l2设备节点。
99.在上述实施例的基础上，作为一种优选实施方式，还包括：
100.第二注册模块，用于注册v4l2设备节点；其中，所述v4l2设备节点包括csid节点、ispif节点和vfe节点。
101.在上述实施例的基础上，作为一种优选实施方式，若n为2，则所述第二注册模块具体用于：注册ispif节点、第一csid节点、第二csid节点、第一vfe节点和第二vfe节点；
102.相应的，所述创建模块401具体用于：创建第一线程和第二线程，利用所述第一线程和所述第二线程分别创建m个显示窗口；利用所述第一线程初始化第一路mipi对应的所述ispif节点、所述第一csid节点和所述第一vfe节点；利用所述第二线程初始化第二路mipi对应的所述ispif节点、所述第二csid节点和所述第二vfe节点；
103.相应的，所述接收模块402具体用于：利用所述第一线程接收第一转换芯片发送的第一路mipi信号，利用所述第二线程接收第二转换芯片发送的第二路mipi信号；
104.相应的，所述发送模块403具体用于：利用所述第一线程将所述第一路mipi信号分解为m路第一mipi子信号，利用所述第二线程将所述第二路mipi信号分解为m路第二mipi子信号；利用所述第一线程通过所述ispif节点、所述第一csid节点和所述第一vfe节点将m路所述第一mipi子信号发送至对应的显示窗口；利用所述第二线程通过所述ispif节点、所述第二csid节点和所述第二vfe节点将m路所述第二mipi子信号发送至对应的显示窗口。
105.关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
106.基于上述程序模块的硬件实现，且为了实现本技术实施例的方法，本技术实施例还提供了一种视频预览设备，图5为根据一示例性实施例示出的一种视频预览设备的结构图，如图5所示，视频预览设备包括：
107.通信接口1，能够与其它设备比如网络设备等进行信息交互；
108.处理器2，与通信接口1连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的视频预览方法。而所述计算机程序存储在存储器3上。
109.当然，实际应用时，视频预览设备中的各个组件通过总线系统4耦合在一起。可理解，总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将各种总线都标为总线系统4。
110.本技术实施例中的存储器3用于存储各种类型的数据以支持视频预览设备的操
作。这些数据的示例包括：用于在视频预览设备上操作的任何计算机程序。
111.可以理解，存储器3可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(rom，read only memory)、可编程只读存储器(prom，programmable read-only memory)、可擦除可编程只读存储器(eprom，erasable programmable read-only memory)、电可擦除可编程只读存储器(eeprom，electrically erasable programmable read-only memory)、磁性随机存取存储器(fram，ferromagnetic random access memory)、快闪存储器(flash memory)、磁表面存储器、光盘、或只读光盘(cd-rom，compact disc read-only memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(ram，random access memory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(sram，static random access memory)、同步静态随机存取存储器(ssram，synchronous static random access memory)、动态随机存取存储器(dram，dynamic random access memory)、同步动态随机存取存储器(sdram，synchronous dynamic random access memory)、双倍数据速率同步动态随机存取存储器(ddrsdram，double data rate synchronous dynamic random access memory)、增强型同步动态随机存取存储器(esdram，enhanced synchronous dynamic random access memory)、同步连接动态随机存取存储器(sldram，synclink dynamic random access memory)、直接内存总线随机存取存储器(drram，direct rambus random access memory)。本技术实施例描述的存储器3旨在包括但不限于这些和任意其它适合类型的存储器。
112.上述本技术实施例揭示的方法可以应用于处理器2中，或者由处理器2实现。处理器2可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、dsp，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本技术实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器3，处理器2读取存储器3中的程序，结合其硬件完成前述方法的步骤。
113.处理器2执行所述程序时实现本技术实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
114.在示例性实施例中，本技术实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器3，上述计算机程序可由处理器2执行，以完成前述方法所述步骤。计算机可读存储介质可以是fram、rom、prom、eprom、eeprom、flash memory、磁表面存储器、光盘、或cd-rom等存储器。
115.本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
116.或者，本技术上述集成的单元如果以软件功能模块的形式实现并作为独立的产品
销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台视频预览设备(可以是个人计算机、服务器、或者网络设备等)执行本技术各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
117.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。