基带数据流的处理方法、装置、设备及存储介质与流程

1.本技术涉及无线通信领域，提供了一种基带数据流的处理方法、装置、设备及存储介质。


背景技术：

2.近年来，低轨卫星通信的竞争日趋激烈、发展日益壮大。但是，目前对低轨卫星通信的基带处理技术的了解与研究还不够深入。因此，如何促进卫星通信的基带处理技术的发展与应用，成为了现阶段的研究重点。
3.基带处理单元是无线通信系统的重要组成部分，至少包括滤波、时频同步、调制解调、编译码等主要功能模块。目前，常采用数字信号处理(digital signal processing，dsp)或中央处理器(central processing unit，cpu)结合现场可编程逻辑门列阵(field programmable gate array，fpga)的处理结构，来实现基带信号的处理。
4.然而，采用这种处理结构处理基带信号时，会存在以下几点缺陷：
5.在面对大量用户的通信数据冲击时，依靠处理器自身的运算能力或多线程并发的处理方式，也不足以应对数量如此庞大的通信数据，反而会受限于处理结构与功能模块间错综复杂的交互控制，和无序、非对称的处理结构，无法清楚地了解用户数据的走向与位置，降低基带处理效率，难以适应大容量、多用户、实时性等应用场景的业务需求。
6.而且，需要根据具体的实现功能，分别对基带处理单元中各功能模块的接口与待处理数据进行交互定制化，降低了设计灵活性。在处理过程中，数据在不同功能模块之间来回切换，也降低了基带处理效率。


技术实现要素：

7.本技术提供了一种基带数据流的处理方法、装置、设备及存储介质，以解决基带处理效率低和设计灵活性差的问题。
8.第一方面，本技术提供了一种基带数据流的处理方法，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；所述方法应用于所述控制模块，采用以下方式处理所述相邻功能模块之间的基带流数据：
9.所述控制模块向第一功能模块发送本轮的写标志信号，以使所述第一功能模块通过处理第一基带流数据，生成第二基带流数据，并在将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，使所述控制模块向第二功能模块发送下一轮的读标志信号；
10.以及，所述控制模块向所述第二功能模块发送本轮的读标志信号，以使所述第二功能模块从所述存储器中读取第四基带流数据，并在数据读取完毕之后，向所述控制模块发送本轮的读释放信号，使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
11.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
12.第二方面，本技术提供了一种基带数据流的处理方法，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；所述方法应用于第一功能模块，包括：
13.响应于所述控制模块发送的本轮的写标志信号，所述第一功能模块处理第一基带流数据，生成第二基带流数据，其中所述本轮的写标志信号是所述控制模块向第二功能模块发送本轮的读标志信号的同时发送的，所述本轮的读标志信号用于使所述第二功能模块从所述存储器中读取第四基带流数据，并在数据读取完毕之后，向所述控制模块发送本轮的读释放信号，使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
14.所述第一功能模块将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，以使所述控制模块向第二功能模块发送下一轮的读标志信号；
15.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
16.在一个或多个实施例中，所述响应于所述控制模块发送的本轮的写标志信号，所述第一功能模块处理第一基带流数据，生成第二基带流数据，包括：
17.响应于所述控制模块发送的本轮的写标志信号，触发所述第一功能模块由初始状态跳转至读数据状态，所述第一功能模块解析所述第一基带流数据，得到数据解析结果；
18.在得到所述数据解析结果之后，触发所述第一功能模块由读数据状态跳转至操作忙状态，所述第一功能模块处理所述数据解析结果，生成所述第二基带流数据。
19.在一个或多个实施例中，所述响应于所述控制模块发送的本轮的写标志信号，触发所述第一功能模块由初始状态跳转至读数据状态，所述第一功能模块解析所述第一基带流数据，得到数据解析结果，包括：
20.响应于所述控制模块发送的本轮的写标志信号，触发所述第一功能模块由初始状态跳转至读帧头状态，所述第一功能模块读取所述第一基带流数据的帧头信息；
21.在信息读取完毕之后，触发所述第一功能模块由读帧头状态跳转至读数据状态，所述第一功能模块解析所述第一基带流数据，得到所述数据解析结果。
22.在一个或多个实施例中，所述在得到所述数据解析结果之后，触发所述第一功能模块由读数据状态跳转至操作忙状态，所述第一功能模块处理所述数据解析结果，得到第二基带流数据，包括：
23.在得到所述数据解析结果之后，触发所述第一功能模块由读数据状态跳转至补零状态；
24.在所述第一功能模块的计数器大于设定补零长度时，触发所述第一功能模块由补零状态跳转至操作忙状态，所述第一功能模块处理所述数据解析结果，得到第一数据处理结果，并基于所述第一数据处理结果与所述帧头信息，生成所述第二基带流数据。
25.第三方面，本技术提供了一种基带数据流的处理方法，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；所述方法应用于第二功能模块，包括：
26.响应于所述控制模块发送的本轮的读标志信号，所述第二功能模块从所述存储器中读取第四基带流数据，其中所述本轮的读标志信号是所述控制模块向第一功能模块发送本轮的写标志信号的同时发送的，所述本轮的写标志信号用于使所述第一功能模块处理第一基带流数据，生成第二基带流数据，并在将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，使所述控制模块向所述第二功能模块发送下一轮的读标志信号；
27.所述第二功能模块在读取完毕之后，向所述控制模块发送本轮的读释放信号，以使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
28.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
29.在一个或多个实施例中，所述响应于所述控制模块发送的本轮的读标志信号，所述第二功能模块读取所述存储器中的所述第四基带流数据，包括：
30.响应于所述控制模块发送的本轮的读标志信号，所述第二功能模块由初始状态跳转至读帧头状态，所述第二功能模块读取所述存储器中所述第四基带流的帧头信息；
31.在信息读取完毕之后，触发所述第二功能模块由读帧头状态跳转至读数据状态，所述第二功能模块读取所述第四基带流数据的第二数据处理结果；
32.在得到所述数据处理结果之后，触发所述第二功能模块由读数据状态跳转至补零状态；
33.在所述第二功能模块的计数器大于设定补零长度时，触发所述第二功能模块由补零状态跳转至操作忙状态，所述第二功能模块处理所述第二数据处理结果，得到第三数据处理结果，并基于所述第三数据处理结果与所述帧头信息，生成所述第四基带流数据。
34.第四方面，本技术还提供了一种基带数据流的处理装置，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；所述装置应用于所述控制模块，采用以下方式处理所述相邻功能模块之间的基带流数据：
35.数据处理模块，用于向第一功能模块发送本轮的写标志信号，以使所述第一功能模块通过处理第一基带流数据，生成第二基带流数据，并在将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，使所述控制模块向第二功能模块发送下一轮的读标志信号；
36.以及，数据读取模块，用于向所述第二功能模块发送本轮的读标志信号，以使所述第二功能模块从所述存储器中读取第四基带流数据，并在数据读取完毕之后，向所述控制模块发送本轮的读释放信号，使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
37.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到
的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
38.第五方面，本技术还提供了一种基带数据流的处理装置，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；所述装置应用于第一功能模块，包括：
39.数据处理模块，用于响应于所述控制模块发送的本轮的写标志信号，处理第一基带流数据，生成第二基带流数据，其中所述本轮的写标志信号是所述控制模块向第二功能模块发送本轮的读标志信号的同时发送的，所述本轮的读标志信号用于使所述第二功能模块从所述存储器中读取第四基带流数据，并在数据读取完毕之后，向所述控制模块发送本轮的读释放信号，使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
40.数据存储模块，用于将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，以使所述控制模块向第二功能模块发送下一轮的读标志信号；
41.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
42.第六方面，本技术还提供了一种基带数据流的处理装置，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；所述装置应用于第二功能模块，包括：
43.数据读取模块，用于响应于所述控制模块发送的本轮的读标志信号，从所述存储器中读取第四基带流数据，其中所述本轮的读标志信号是所述控制模块向第一功能模块发送本轮的写标志信号的同时发送的，所述本轮的写标志信号用于使所述第一功能模块处理第一基带流数据，生成第二基带流数据，并在将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，使所述控制模块向所述第二功能模块发送下一轮的读标志信号；
44.数据释放模块，用于在读取完毕之后，向所述控制模块发送本轮的读释放信号，以使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
45.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
46.第七方面，本技术还提供了一种电子设备，包括处理器和存储器，其中，所述存储器存储有程序代码，当所述程序代码被所述处理器执行时，使得所述处理器执行上述任意一种基带数据流的处理方法的步骤。
47.第八方面，本技术还提供了一种计算机可读存储介质，其包括程序代码，当程序产品在计算机设备上运行时，所述程序代码用于使所述计算机设备执行上述任意一种基带数据流的处理方法的步骤。
48.本技术有益效果如下：
49.本技术提供了一种基带数据流的处理方法、装置、设备及存储介质，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，控制模块与存储器分别与两个功能模块相连接，该方法应用于控制模块，采用以下方式处理相邻功能模块之间的基带流数据：控制模块向第一功能模块发送本轮的写标志信号，以使第一功能模块生成第二基带流数据，并在存储了第二基带流数据之后，向控制模块发送本轮的写释放信号；同时，控制模块向第二功能模块发送本轮的读标志信号，以使第二功能模块读取第四基带流数据，并在读取完毕之后，向控制模块发送本轮的读释放信号，第四基带流数据是第一功能模块响应于上一轮的写标志信号，处理第三基带流数据得到的。
50.基带处理单元包括多个功能模块，相邻两个功能模块与各自相连的存储器、控制模块，形成一个乒乓对称的处理结构，两个功能模块响应于控制信号发送的信号，井然有序地同时处理着各自的基带流数据，降低了第二功能模块的等待时间，具有高吞吐、低时延的优势，极大地提高了数据处理效率。
51.其次，由于相邻两个功能模块与各自相连的存储器、控制模块，形成一个乒乓对称的处理结构，因此，本技术的实施例可以在不改变基带处理单元整体结构的前提下，根据应用场景的实际业务需求，对任意一个功能模块升级，或者插入新的功能模块，灵活的裁剪能力与插入能力，使得这种处理结构拥有节约通信资源、设计灵活性高的优势，有利于硬件设备的可编程逻辑实现与基带处理单元的升级改造。
52.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
53.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
54.图1为本技术实施例提供的其中一种基带处理单元的架构示意图；
55.图2a为本技术实施例提供的一种基带数据流的数据结构示意图；
56.图2b为本技术实施例提供的一种功能模块之间的处理结构示意图；
57.图2c为本技术实施例提供的一种插入维测模块的处理结构示意图；
58.图3a为本技术实施例提供的一种控制模块控制相邻两个功能模块，处理基带流数据的逻辑示意图；
59.图3b为本技术实施例提供的一种控制模块控制相邻两个功能模块，处理基带流数据的流程示意图；
60.图4a为本技术实施例提供的一种第一功能模块处理基带流数据的流程示意图；
61.图4b为本技术实施例提供的一种原始状态机模型的示意图；
62.图4c为本技术实施例提供的一种滤波模块的状态机模型的示意图；
63.图4d为本技术实施例提供的一种滤波模块处理数据的逻辑示意图；
64.图4e为本技术实施例提供的一种第一功能模块生成第二基带流数据的流程示意图；
65.图5为本技术实施例提供的一种第二功能模块处理基带流数据的流程示意图；
66.图6为本技术实施例提供的一种处理基带流数据的逻辑示意图；
67.图7为本技术实施例提供的一种应用于控制模块的基带数据流的处理装置的结构示意图；
68.图8为本技术实施例提供的一种应用于第一功能模块的基带数据流的处理装置的结构示意图；
69.图9为本技术实施例提供的一种应用于第二功能模块的基带数据流的处理装置的结构示意图；
70.图10为本技术实施例提供的一种电子设备的组成结构示意图；
71.图11为本技术实施例提供的一个计算装置的结构示意图。
具体实施方式
72.为使本技术的目的、技术方案和优点更加清楚，下面将结合一个或多个实施例中的附图，对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术技术方案的一部分实施例，而不是全部的实施例。基于本技术文件中记载的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术技术方案保护的范围。
73.以下对在一个或多个实施例中出现的部分用语进行解释说明，以便于本领域技术人员理解。
74.1、卫星通信：卫星通信是现代通信技术与航天技术相结合，并由计算机实现其控制的先进通信方式，具有覆盖面积大、通信传输距离远、通信频带宽、容量大、通信线路稳定等优点。
75.简单来说，卫星通信是利用通信卫星作为中继站，转发无线电波，以实现两个或多个地球站之间的通信。
76.2、基带：发射端发出的没有经过调制的原始电信号所固有的频率带宽(简称为“频带”)，称为基本频带，简称为“基带”。
77.3、有限状态机(finite-state machine，fsm)：又称为有限状态自动机，简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。
78.下面对本技术的实施例的设计思想进行简要介绍：
79.近年来，低轨卫星通信的竞争日趋激烈、发展日益壮大。但是，目前对低轨卫星通信的基带处理技术的了解与研究还不够深入。因此，如何促进卫星通信的基带处理技术的发展与应用，成为了现阶段的研究重点。
80.基带处理单元是无线通信系统的重要组成部分，至少包括滤波、时频同步、调制解调、编译码等主要功能模块。目前，常采用dsp或cpu结合fpga的处理结构，来实现基带信号的处理。
81.然而，采用这种处理结构处理基带信号时，会存在以下几点缺陷：
82.在面对大量用户的通信数据冲击时，依靠处理器自身的运算能力或多线程并发的处理方式，也不足以应对数量如此庞大的通信数据，反而会受限于处理结构与功能模块间错综复杂的交互控制，和无序、非对称的处理结构，无法清楚地了解用户数据的走向与位
置，降低基带处理效率，难以适应大容量、多用户、实时性等应用场景的业务需求。
83.而且，需要根据具体的实现功能，分别对基带处理单元中各功能模块的接口与待处理数据进行交互定制化，降低了设计灵活性。在处理过程中，数据在不同功能模块之间来回切换，也降低了基带处理效率。
84.有鉴于此，本技术的实施例提供了一种基带流数据的处理方法、装置、设备及存储介质。基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，控制模块与存储器分别与两个功能模块相连接，该方法应用于控制模块，采用以下方式处理相邻功能模块之间的基带流数据：
85.控制模块向第一功能模块发送本轮的写标志信号，以使第一功能模块处理第一基带流数据，生成第二基带流数据，并在存储了第二基带流数据之后，向控制模块发送本轮的写释放信号，使控制模块向第二功能模块发送下一轮的读标志信号；同时，控制模块向第二功能模块发送本轮的读标志信号，以使第二功能模块读取第四基带流数据，并在读取完毕之后，向控制模块发送本轮的读释放信号，使控制模块继续向第一功能模块发送下一轮的写标志信号，其中，第四基带流数据是第一功能模块响应于上一轮的写标志信号，处理第三基带流数据得到的。
86.基带处理单元包括多个功能模块，相邻两个功能模块与各自相连的存储器、控制模块，形成一个乒乓对称的处理结构，两个功能模块响应于控制信号发送的信号，井然有序地同时处理着各自的基带流数据，降低了第二功能模块的等待时间，具有高吞吐、低时延的优势，极大地提高了数据处理效率。
87.其次，由于相邻两个功能模块与各自相连的存储器、控制模块，形成一个乒乓对称的处理结构，因此，本技术的实施例可以在不改变基带处理单元整体结构的前提下，根据应用场景的实际业务需求，对任意一个功能模块升级，或者插入新的功能模块，灵活的裁剪能力与插入能力，使得这种处理结构拥有节约通信资源、设计灵活性高的优势，有利于硬件设备的可编程逻辑实现与基带处理单元的升级改造。
88.以下结合说明书附图对本技术的实施例的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术的实施例，并不用于限定本技术的实施例，并且在不冲突的情况下，本技术的实施例中的实施例及实施例中的特征可以相互组合。
89.基带处理单元是无线通信系统的重要组成部分，不同的无线通信系统，相应的基带处理单元也会有所不同，但一般来说，基带处理单元至少包括：滤波、时频同步、调制解调、编译码等主要功能模块。图1示出了其中一种基带处理单元，该单元包括数据发送流与数据接收流两种基带数据流，其中，数据发送流包括信道编码、打孔、交织等功能模块，数据接收流包括匹配滤波、时偏估计、频偏估计、符号精同步等功能模块。
90.为了在大容量、多用户、实时性等应用场景中，保证基带处理单元以较低的时延，及时处理大量用户的通信数据，本技术的实施例重新设计了基带数据流的数据结构与功能模块之间的处理结构。
91.基带流数据由帧头与数据内容两部分组成。其中，帧头中标记了该基带流数据的起始位置与结束位置，有时，帧头中还会记录数据长度等信息，以便功能模块读取一段完整的基带流数据。此外，本技术的实施例可以根据应用场景的业务需求，统一配置各基带流数据的帧头，也可以根据各功能模块的处理特性，个性化设置相应基带流数据的帧头。
92.如图2a所示，本技术的实施例设计的数据结构由数据名和数据描述信息两部分组成。其中，数据名为帧头或数据，数据描述信息为帧头或数据内容中标记的具体信息。而且，本技术的实施例还将基带流数据的数据结构与存储区域的存储结构相适应，统一各功能模块中输入数据与输出数据的存储结构，方便功能模块间的数据交互。
93.基带处理单元包括多个功能模块，其中，相邻两个功能模块与各自相连的存储器、控制模块，形成一个如图2b所示的处理结构。相较于传统基带处理单元采用的无序、非对称的处理结构，本技术的实施例设计的处理结构具有乒乓对称性，两个功能模块响应于控制信号发送的信号，井然有序地同时处理着各自的基带流数据，降低了第二功能模块的等待时间，具有高吞吐、低时延的优势，极大地提高了数据处理效率。
94.而且，统一基带处理单元中各功能模块的接口，以便在各功能模块处理基带流数据时，实现将各功能模块的控制逻辑统一到同一种信号类型上。
95.本技术的实施例采用了一种包括多个存储区域的双口存储器，每个存储区域用于存储前一个功能模块处理得到的基带流数据。双口存储器可以选用随机存取存储器(random access memory，ram)或其他具备读写功能的存储器，本技术的实施例在此不作限制。
96.其中，每个存储区域对应一个数据通道，使用2bit信号表征数据通道的读写状态。例如，当控制模块收到针对数据通道a的写释放信号时，会拉高数据通道a的写保护信号与读保护信号，限制对数据通道a的存储区域进行写操作，指示对该存储区域进行可读操作。又例如，当控制模块收到针对数据通道b的写释放信号时，会拉低数据通道b的写保护信号与读保护信号，限制对数据通道b的存储区域进行读操作，指示对该存储区域进行写操作。
97.如图2c所示，还可以在相邻的两个功能模块之间，插入基于ram采样的维测模块。由于各功能模块具备统一的ram读写接口时序，因此，维测模块能够在不影响基带处理单元正常运行的情况下，通过采样ram读写数据，获得各功能模块处理前后的数据变化情况，以便分析出处理流程中的问题，并及时定位发生故障的模块。
98.接下来，请参阅图3a示出的逻辑示意图与图3b示出的流程示意图，将本技术的实施例提出的基带流处理方法应用于控制模块中，其处理过程如下：
99.s301：控制模块向第一功能模块发送本轮的写标志信号，以使第一功能模块通过处理第一基带流数据，生成第二基带流数据，并在将第二基带流数据存储到存储器之后，向控制模块发送本轮的写释放信号，使控制模块向第二功能模块发送下一轮的读标志信号。
100.s302：以及，控制模块向第二功能模块发送本轮的读标志信号，以使第二功能模块从存储器中读取第四基带流数据，并在数据读取完毕之后，向控制模块发送本轮的读释放信号，使控制模块继续向第一功能模块发送下一轮的写标志信号；其中，第一基带流数据是通过第一功能模块，从前一个存储器中读取到的，第四基带流数据是通过第一功能模块处理第三基带流数据得到的，第三基带流数据是通过第一功能模块，从前一个存储器中读取到的，且第三基带流数据的读取时间早于第一基带流数据的读取时间。
101.将本技术的实施例提出的基带流处理方法应用于第一功能模块中，其处理过程如图4a所示：
102.s401：响应于控制模块发送的本轮的写标志信号，第一功能模块处理第一基带流数据，生成第二基带流数据，其中本轮的写标志信号是控制模块向第二功能模块发送本轮
的读标志信号的同时发送的，本轮的读标志信号用于使第二功能模块从存储器中读取第四基带流数据，并在数据读取完毕之后，向控制模块发送本轮的读释放信号，使控制模块继续向第一功能模块发送下一轮的写标志信号。
103.各功能模块按照各自的状态机模型，处理内部的基带流数据。其中，各状态机模型均是在如图4b所示的原始状态机模型的基础上，根据相应功能模块的处理流程，单独设置各自的操作忙状态，以及根据具体的落地场景需求，在原始状态机模型中添加全新状态与删除已有状态。
104.如图4b所示，原始状态机模型主要包括：初始状态(idle)、读帧头状态(rd_head)、读数据状态(rd_data)、补零状态(add_zero)、操作忙状态(op_busy)、操作结束状态(op_end)和释放状态(release)。
105.如图4c所示，滤波模块的状态机模型包括：初始状态、读帧头状态、读数据状态、补零状态、滤波忙状态(fir_busy)、滤波结束状态(fir_end)和释放状态。其中，滤波模块的处理过程如图4d所示：将基带流数据输入到多路选择器中，使多路选择器基于数据来源的信号类型，选择相应的滤波(fir)分支，再针对各路滤波分支的滤波结果进行匹配滤波。
106.在执行步骤401时，第一功能模块按照自身的状态机模型，生成第二基带流数据的过程如图4e所示：
107.s4011：响应于控制模块发送的本轮的写标志信号，触发第一功能模块由初始状态跳转至读数据状态，第一功能模块解析第一基带流数据，得到数据解析结果。
108.响应于控制模块发送的本轮的写标志信号(即wr_flag＝0)，触发第一功能模块由初始状态跳转至读帧头状态，第一功能模块读取第一基带流数据的帧头信息；
109.在信息读取完毕之后(即帧头计数器(head_cnt)》帧头长度(head_len))，触发第一功能模块由读帧头状态跳转至读数据状态，第一功能模块解析第一基带流数据，得到数据解析结果。
110.s4012：在得到数据解析结果之后，触发第一功能模块由读数据状态跳转至操作忙状态，第一功能模块处理数据解析结果，生成第二基带流数据。
111.在得到数据解析结果之后(即计数器(count)》数据长度(word_len))，触发第一功能模块由读数据状态跳转至补零状态；
112.在第一功能模块的计数器大于设定补零长度时，触发第一功能模块由补零状态跳转至操作忙状态，第一功能模块处理数据解析结果，得到第一数据处理结果，并在得到第一数据处理结果之后(即计数器(count)》操作长度(op_len))，基于第一数据处理结果与帧头信息，生成第二基带流数据。
113.然后，第一功能模块再依次跳转至操作结束状态、释放状态，并在第一功能模块处于释放状态时，翻转相应数据通道的指针，切换对应存储区域的读写状态，重新回到初始状态。
114.s402：第一功能模块将第二基带流数据存储到存储器之后，向控制模块发送本轮的写释放信号，以使控制模块向第二功能模块发送下一轮的读标志信号；其中，第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，第四基带流数据是通过第一功能模块处理第三基带流数据得到的，第三基带流数据是通过第一功能模块，从前一个存储器中读取到的，且第三基带流数据的读取时间早于第一基带流数据的读取时间。
115.第一功能模块将第二基带流数据存储到存储器的第一存储区域之后，向控制模块发送本轮的写释放信号，使控制模块解除对第一存储区域“只写不读”的限制，并向第二功能模块发送下一轮的读标志信号，使第二功能模块去第一存储区域中读取第二基带流数据。
116.将本技术的实施例提出的基带流处理方法应用于第二功能模块中，其处理过程如图5所示：
117.s501：响应于控制模块发送的本轮的读标志信号，第二功能模块从存储器中读取第四基带流数据，其中本轮的读标志信号是控制模块向第一功能模块发送本轮的写标志信号的同时发送的，本轮的写标志信号用于使第一功能模块处理第一基带流数据，生成第二基带流数据，并在将第二基带流数据存储到存储器之后，向控制模块发送本轮的写释放信号，使控制模块向第二功能模块发送下一轮的读标志信号。
118.前文提到过，本技术的实施例中各功能模块是按照各自的状态机模型，处理内部的基带流数据。因此，第二功能模块按照自身的状态机模型，读取第四基带流数据的过程如下：
119.响应于控制模块发送的本轮的读标志信号，第二功能模块由初始状态跳转至读帧头状态，第二功能模块读取存储器中第四基带流的帧头信息；
120.在信息读取完毕之后，触发第二功能模块由读帧头状态跳转至读数据状态，第二功能模块读取第四基带流数据的第二数据处理结果；
121.在得到数据处理结果之后，触发第二功能模块由读数据状态跳转至补零状态；
122.在第二功能模块的计数器大于设定补零长度时，触发第二功能模块由补零状态跳转至操作忙状态，第二功能模块处理第二数据处理结果，得到第三数据处理结果，并基于第三数据处理结果与帧头信息，生成第四基带流数据。
123.然后，第二功能模块再依次跳转至操作结束状态、释放状态，并在第二功能模块处于释放状态时，翻转相应数据通道的指针，切换对应存储区域的读写状态，重新回到初始状态。
124.s502：第二功能模块在读取完毕之后，向控制模块发送本轮的读释放信号，以使控制模块继续向第一功能模块发送下一轮的写标志信号；其中，第一基带流数据是通过第一功能模块，从前一个存储器中读取到的，第四基带流数据是通过第一功能模块处理第三基带流数据得到的，第三基带流数据是通过第一功能模块，从前一个存储器中读取到的，且第三基带流数据的读取时间早于第一基带流数据的读取时间。
125.第二功能模块从第二存储区域中读取完数据之后，向控制模块发送本轮的读释放信号，使控制模块解除对第二存储区域“只读不写”的限制，并向第一功能模块发送下一轮的写标志信号，使第一功能模块将下一轮处理好的基带流数据写入到第二存储区域中。
126.基带处理单元包括多个功能模块，相邻两个功能模块与各自相连的存储器、控制模块，形成一个乒乓对称的处理结构，两个功能模块响应于控制信号发送的信号，使得在第一功能模块处理第一基带流数据时，第二功能模块可以立刻读取并处理第四基带流数据，降低了包与包之间的处理等待时延，具有高吞吐、低时延的优势，极大地提高了数据处理效率。
127.其次，由于相邻两个功能模块与各自相连的存储器、控制模块，形成一个乒乓对称
的处理结构，因此，本技术的实施例可以在不改变基带处理单元整体结构的前提下，根据应用场景的实际业务需求，对任意一个功能模块升级，或者插入新的功能模块，灵活的裁剪能力与插入能力，使得这种处理结构拥有节约通信资源、设计灵活性高的优势，有利于硬件设备的可编程逻辑实现与基带处理单元的升级改造。
128.因此，在低轨卫星的通信载荷、基站节点等场景中应用本技术的实施例提出的基带流数据处理方法，使基带处理单元中的各功能模块井然有序地处理各自的基带流数据，有效提高了数据处理效率。由于本技术的实施例提出的处理方法主要是依靠fpga的可编程逻辑实现的，也可以将该处理方法推广至专用集成电路(application specific integrated circuit，asic)的芯片设计中。
129.在分别介绍了各端处理基带数据流的过程之后，为了便于理解，使用图6所示的处理结构，处理基带流数据的完整过程如下：
130.控制模块向功能模块a发送写标志信号(wr_flag)，使功能模块a处理第一基带流数据，生成第二基带流数据，并向双口存储器发送写使能a信号，将第二基带流数据写入双口存储器的存储区域a中。功能模块a将第二基带流数据存储到存储器之后，向控制模块发送本轮的写释放信号(wr_rels)，以使控制模块向功能模块b发送下一轮的读标志信号。
131.与此同时，控制模块向功能模块b发送读标志信号(rd_flag)，使功能模块b从双口存储器的存储区域b中，读取第四基带流数据。功能模块b在读取完毕之后，向控制模块发送本轮的读释放信号(rd_rels)，以使控制模块继续向第一功能模块发送下一轮的写标志信号。
132.与上述方法实施例基于同一发明构思，本技术的实施例还提供了一种基带数据流的处理装置。如图7所示，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；基带流数据的处理装置700应用于所述控制模块，采用以下方式处理所述相邻功能模块之间的基带流数据：
133.数据处理模块701，用于向第一功能模块发送本轮的写标志信号，以使所述第一功能模块通过处理第一基带流数据，生成第二基带流数据，并在将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，使所述控制模块向第二功能模块发送下一轮的读标志信号；
134.以及，数据读取模块702，用于向所述第二功能模块发送本轮的读标志信号，以使所述第二功能模块从所述存储器中读取第四基带流数据，并在数据读取完毕之后，向所述控制模块发送本轮的读释放信号，使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
135.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
136.与上述方法实施例基于同一发明构思，本技术的实施例还提供了一种基带数据流的处理装置。如图8所示，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；基带流数据的处理装置800应用于第一功能模块，包括：
137.数据处理模块801，用于响应于所述控制模块发送的本轮的写标志信号，处理第一基带流数据，生成第二基带流数据，其中所述本轮的写标志信号是所述控制模块向第二功能模块发送本轮的读标志信号的同时发送的，所述本轮的读标志信号用于使所述第二功能模块从所述存储器中读取第四基带流数据，并在数据读取完毕之后，向所述控制模块发送本轮的读释放信号，使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
138.数据存储模块802，用于将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，以使所述控制模块向第二功能模块发送下一轮的读标志信号；
139.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
140.在一个或多个实施例中，所述数据处理模块801用于：
141.响应于所述控制模块发送的本轮的写标志信号，触发所述第一功能模块由初始状态跳转至读数据状态，所述第一功能模块解析所述第一基带流数据，得到数据解析结果；
142.在得到所述数据解析结果之后，触发所述第一功能模块由读数据状态跳转至操作忙状态，所述第一功能模块处理所述数据解析结果，生成所述第二基带流数据。
143.在一个或多个实施例中，所述数据处理模块801用于：
144.响应于所述控制模块发送的本轮的写标志信号，触发所述第一功能模块由初始状态跳转至读帧头状态，所述第一功能模块读取所述第一基带流数据的帧头信息；
145.在信息读取完毕之后，触发所述第一功能模块由读帧头状态跳转至读数据状态，所述第一功能模块解析所述第一基带流数据，得到所述数据解析结果。
146.在一个或多个实施例中，所述数据处理模块801用于：
147.在得到所述数据解析结果之后，触发所述第一功能模块由读数据状态跳转至补零状态；
148.在所述第一功能模块的计数器大于设定补零长度时，触发所述第一功能模块由补零状态跳转至操作忙状态，所述第一功能模块处理所述数据解析结果，得到第一数据处理结果，并基于所述第一数据处理结果与所述帧头信息，生成所述第二基带流数据。
149.与上述方法实施例基于同一发明构思，本技术的实施例还提供了一种基带数据流的处理装置。如图9所示，基带处理单元包括多个功能模块，相邻功能模块之间设有控制模块与存储器，所述控制模块与所述存储器分别与两个功能模块相连接；基带流数据的处理装置900应用于第二功能模块，包括：
150.数据读取模块901，用于响应于所述控制模块发送的本轮的读标志信号，从所述存储器中读取第四基带流数据，其中所述本轮的读标志信号是所述控制模块向第一功能模块发送本轮的写标志信号的同时发送的，所述本轮的写标志信号用于使所述第一功能模块处理第一基带流数据，生成第二基带流数据，并在将所述第二基带流数据存储到所述存储器之后，向所述控制模块发送本轮的写释放信号，使所述控制模块向所述第二功能模块发送下一轮的读标志信号；
151.数据释放模块902，用于在读取完毕之后，向所述控制模块发送本轮的读释放信
号，以使所述控制模块继续向所述第一功能模块发送下一轮的写标志信号；
152.其中，所述第一基带流数据是通过所述第一功能模块，从前一个存储器中读取到的，所述第四基带流数据是通过所述第一功能模块处理第三基带流数据得到的，所述第三基带流数据是通过所述第一功能模块，从所述前一个存储器中读取到的，且所述第三基带流数据的读取时间早于所述第一基带流数据的读取时间。
153.在一个或多个实施例中，所述数据读取模块901用于：
154.响应于所述控制模块发送的本轮的读标志信号，所述第二功能模块由初始状态跳转至读帧头状态，所述第二功能模块读取所述存储器中所述第四基带流的帧头信息；
155.在信息读取完毕之后，触发所述第二功能模块由读帧头状态跳转至读数据状态，所述第二功能模块读取所述第四基带流数据的第二数据处理结果；
156.在得到所述数据处理结果之后，触发所述第二功能模块由读数据状态跳转至补零状态；
157.在所述第二功能模块的计数器大于设定补零长度时，触发所述第二功能模块由补零状态跳转至操作忙状态，所述第二功能模块处理所述第二数据处理结果，得到第三数据处理结果，并基于所述第三数据处理结果与所述帧头信息，生成所述第四基带流数据。
158.为了描述的方便，以上各部分按照功能划分为各模块(或单元)分别描述。当然，在实施本技术的实施例时可以把各模块(或单元)的功能在同一个或多个软件或硬件中实现。
159.在介绍了本技术的实施例示例性实施方式的基带数据流的处理方法和装置之后，接下来，介绍根据本技术的实施例的另一示例性实施方式的电子设备。
160.所属技术领域的技术人员能够理解，本技术的实施例的各个方面可以实现为系统、方法或程序产品。因此，本技术的实施例的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
161.与上述方法实施例基于同一发明构思，本技术的实施例还提供了一种电子设备，参阅图10所示，电子设备1000可以至少包括处理器1001、以及存储器1002。其中，存储器1002存储有程序代码，当程序代码被处理器1001执行时，使得处理器1001执行上述任意一种基带数据流的处理方法的步骤。
162.在一些可能的实施方式中，根据本技术的实施例的计算装置可以至少包括至少一个处理器、以及至少一个存储器。其中，存储器存储有程序代码，当程序代码被处理器执行时，使得处理器执行本说明书上述描述的根据本技术的实施例各种示例性实施方式的基带数据流的处理方法中的步骤。例如，处理器可以执行如图3b中所示的步骤。
163.下面参照图11来描述根据本技术的实施例的这种实施方式的计算装置1100。图11的计算装置1100仅仅是一个示例，不应对本技术实施例的功能和使用范围带来任何限制。
164.如图11所示，计算装置1100以通用计算装置的形式表现。计算装置1100的组件可以包括但不限于：上述至少一个处理单元1101、上述至少一个存储单元1102、连接不同系统组件(包括存储单元1102和处理单元1101)的总线1103。
165.总线1103表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器、外围总线、处理器或者使用多种总线结构中的任意总线结构的局域总线。
166.存储单元1102可以包括易失性存储器形式的可读介质，例如随机存取存储器
(ram)11021和/或高速缓存存储单元11022，还可以进一步包括只读存储器(rom)11023。
167.存储单元1102还可以包括具有一组(至少一个)程序模块11024的程序/实用工具11025，这样的程序模块11024包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
168.计算装置1100也可以与一个或多个外部设备1104(例如键盘、指向设备等)通信，还可与一个或者多个使得用户能与计算装置1100交互的设备通信，和/或与使得该计算装置1100能与一个或多个其它计算装置进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口1105进行。并且，计算装置1100还可以通过网络适配器1106与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器1106通过总线1103与用于计算装置1100的其它模块通信。应当理解，尽管图中未示出，可以结合计算装置1100使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。
169.与上述方法实施例基于同一发明构思，本技术的实施例提供的基带数据流的处理方法的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当程序产品在电子设备上运行时，程序代码用于使计算机设备执行本说明书上述描述的根据本技术的实施例各种示例性实施方式的基带数据流的处理方法中的步骤，例如，电子设备可以执行如图3b中所示的步骤。
170.程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
171.尽管已描述了本技术的实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本技术的实施例范围的所有变更和修改。
172.显然，本领域的技术人员可以对本技术的实施例进行各种改动和变型而不脱离本技术的实施例的精神和范围。这样，倘若本技术的实施例的这些修改和变型属于本技术的实施例权利要求及其等同技术的范围之内，则本技术的实施例也意图包含这些改动和变型在内。