一种远距离安防视频无线套装的制作方法

1.本实用新型涉及数据对接处理技术领域，尤其是涉及一种远距离安防视频无线套装。


背景技术：

2.现有的网络视频录像机，是网络视频监控系统的存储转发部分，其核心功能是视频流的存储与转发。与数字视频录像机相比，网络视频录像机的功能比较单一，本身不具有模数转换及编码功能，不能独立工作，通常与dvs(digital video server，视频编码器)或ipc(ip camera，网络摄像机)协同工作，完成视频的录像、存储及转发功能。
3.在中国专利文献上公开的“一种智能报警网络摄像机与录像机组成的智能报警系统”，其公开号为cn207691949u，公开日期为2018-08-03，包括nvr录像机、网络摄像机、路由器、显示屏、笔记本和手机，所述nvr录像机上通过网线电性连接有路由器，路由器通过互联网连接有笔记本和手机。该技术既能在普通情况下实现隐蔽式监控；也能在探测到人体活动后开启白光灯实现晚上有彩色图像，能有效恐吓闯入者，而且不会受视频监控现场移动侦测(例如：灯光，飞虫，灰尘等等)误报的影响；同时在pir红外传感器探测到人体活动后会触发报警信号，后端nvr录像机解析出网络摄像机网络信号中的报警信号后，会通过互联网往用户手机或者电脑推送报警信息，方便实时查看，安全性高。但是该技术中的无线网络摄像机必须借助路由器，将摄像机和路由器连接后，才能连接上网络视频录像机，进行本地录像，无法脱离路由器使用；或者用poe供电连接，需要布置大量的网线；操作繁琐，增加成本。


技术实现要素：

4.本实用新型是为了克服现有技术中必须借助路由器连接网络摄像机和网络录像机，操作繁琐成本高的问题，提供了一种远距离安防视频无线套装，在网络录像机中添加无线路由模块，网络摄像机中设置wifi模块，使得网络摄像机可以自主连接网络录像机，无需布网线和路由器，操作更灵活方便，成本更低。
5.为了实现上述目的，本实用新型采用以下技术方案：
6.一种远距离安防视频无线套装，包括网络摄像机和若干网络录像机，所述网络摄像机上设置有wifi模块，所述网络录像机上设置有与wifi模块无线连接的无线路由模块；所述无线路由模块包括主芯片u7，所述主芯片u7通过minipcie接口单元与外部通讯；所述主芯片u7分别连接双天线单元和内存单元。
7.本实用新型在网络录像机中添加专门为无线局域网而设计的高性能无线路由模块，并且在网络摄像机中添加wifi模块，使得网络摄像机可以在没有路由器的情况下，通过连接网络视频录像机的无线路由模块，实现联动控制、本地录像等功能。该无线路由模块集成了高性能 pa 和 lna，配合 2
×
2 mimo 技术，可以在较远的距离上仍保持高速率通信，从而增加了传输距离、保证传输稳定和图像流畅，提升了用户体验，省去了网络布线，降低了施工安装的成本。
8.作为优选，所述主芯片u7包括：
9.差分信号单元，通过主芯片u7的以太网差分信号输入输出端与minipcie接口单元连接；
10.串接口单元，通过主芯片u7的i2s总线和i2c总线与minipcie接口单元连接；
11.主芯片电源单元，通过主芯片u7的调试串口与和通用输入输出端与minipcie接口单元连接；
12.usb单元，通过主芯片u7的usb接口端与mini接口单元连接；
13.射频放大单元，通过主芯片u7的射频信号输入输出端与双天线单元连接；
14.ddr电源单元，与内存单元连接进行数据传输储存。
15.本实用新型中的无线路由模块采用 mips 24kc cpu，主频高达1ghz，并且内置了ddr2第二代内存技术，满足低时延、大容量数据通信需求，是专门为远距离和高吞吐量无线局域网而设计的大功率无线路由器模块，通过3.3v外部电源为其供电，且该模块使用 mini pcie 接口与外部通讯，并结合 2t2r天线技术，实现无线信号收发功能；同时在本实用新型中将主芯片按电路连接功能进行模块化划分成不同单元，除了差分信号单元、串接口单元、主芯片电源单元、usb单元、射频放大单元和ddr电源单元之外还包括复位电源单元。
16.作为优选，所述差分信号单元中，主芯片u7的复位引脚通过电阻r17接地；主芯片u7的带隙供电端分别连接电容c72的一端和电感l12的一端，电容c72的另一端接地，电感l12的另一端分别连接电感l13的一端、电容c68的一端和主芯片u7的第二模拟供电端；电感l13的另一端接外接电源，电容c68的另一端接地；主芯片u7的第一模拟供电端和第三模拟供电端分别连接电容c71的一端、电容c39的一端和电感l11的一端，电容c71的另一端和电容c39的另一端都接地；电感l11的另一端接外接电源，并通过并联的电容c19和电容c20接地；主芯片u7的锁相供电端连接电容c77的一端、电容c78的一端和电感l14的另一端并接第二电压；电容c77的另一端和电容c78的另一端都接地；主芯片u7的第三模拟供电端到六模拟供电端同时连接电容c79的一端、c80的一端、c81的一端、c82的一端和电感l14的一端；电容c79的另一端、c80的另一端、c81的另一端和c82的另一端都接地。
17.本实用新型中，差分信号单元主要包括有主芯片中的差分信号输入输出端，与minipcie接口单元的差分信号输入输出端连接，在每一个差分信号输入端或者差分信号输出端上都接有滤波支路；此外差分信号单元还连接外接电源和第二电压，其中外接电源为3.3v电源，第二电压为1.05v电源。
18.作为优选，所述内存单元包括芯片u8，所述ddr电源单元中，主芯片u7的使能端与芯片u8的使能端相连，并通过电阻r18连接外接电源；主芯片u7和芯片u8的闪存输入输出端对应连接；主芯片u7的重置端通过电阻r24与芯片u8的重置端连接并连接电阻r19的一端，电阻r19 的另一端分别连接外接电源、电容c93的一端和芯片u8的供电端，电容c93的另一端接地；主芯片u7的时钟信号引脚与芯片u8的时钟信号引脚连接；芯片u8的写保护端通过电阻r20连接外接电源并通过电阻r21接地。
19.本实用新型中ddr电源单元与内存单元相互连接，无线路由模块通过ddr电源单元部分的主芯片与内存单元进行数据的输入输出，此外在无线路由模块中还设置了ddr2第二代内存模块，进一步满足低延时、大容量通信的需求；ddr电源单元中，主芯片连接3.3v的外接电源和2.5v或1.8v的存储端电源。
20.作为优选，所述射频放大单元中，主芯片u7通过外接滤波电路分别连接外接电源和第二电压，所述主芯片u7的时钟输入端分别连接电阻r36的一端、电容c151的一端和晶振x1的输出端；电阻r36的另一端和电容c151的另一端同时接地；主芯片u7的时钟输出端分别连接电容c148的一端和晶振x1的输入端，电容c148的另一端接地。
21.本实用新型中射频放大单元负责主芯片中与双天线单元连接的部分，用于天线信号的输入输出，在射频放大单元中还包括了由3.3v外接电源转化的射频供电电压转化电路；此外射频放大单元中的时钟信号输入输出端还连接有晶振电路提供时钟信号保持电路的同步。
22.作为优选，所述双天线单元包括两组结构相同的天线电路，所述天线电路的第一射频端通过第一滤波电路连接射频供电电压，天线电路的第二射频端通过第二滤波电路连接射频供电电压；第一射频端通过电容c179连接电容c177的一端、电容c180的一端和电感l33的一端，电感l33的另一端接地；第二射频端通过电容c176连接电容c177的另一端、电容c175的一端和电感l31的一端，电容c175的另一端接地；电容c180的另一端和电感l31的另一端连接电感l1的一端；电感l1的一端通过电容c8接地，同时通过串联的电容c3和c162接地；电感l1的另一端通过电容c6接地，并通过电容c5连接电容c57的一端，电容c57的一端通过电容c60接地；电容c57的另一端连接天线ant1。
23.本实用新型中无线路由模块采用2t2r天线技术，从而形成由两组结构相同的天线电路组成的双天线单元，两根天线分别负责接收和发送，形成双通道传输，可以使得局域网的传输效率提高50%甚至100%以上，在实现无线信号收发功能的同时，可以达到300mbps的理论无线传输数据率。
24.本实用新型具有如下有益效果：在网络录像机中添加无线路由模块，网络摄像机中设置wifi模块，使得网络摄像机可以通过无线路由模块和wifi模块之间的连接来连接网络录像机，无需布网线和路由器，操作更灵活方便，成本更低；无线路由模块中设置双天线单元，采用两根天线分别接收和发送信号，相较于单根天线提高了数据传输速率。
附图说明
25.图1是本实用新型无线路由模块的框图；
26.图2是本实用新型差分信号单元的电路原理图；
27.图3是本实用新型串接口单元的电路原理图；
28.图4是本实用新型射频放大单元的电路原理图；
29.图5是本实用新型主芯片电源单元的电路原理图；
30.图6是本实用新型usb单元的电路原理图；
31.图7是本实用新型复位电源单元的电路原理图；
32.图8是本实用新型ddr电源单元的电路原理图；
33.图9是本实用新型minipcie接口单元的电路原理图；
34.图10是本实用新型双天线单元的电路原理图；
35.图11是本实用新型ddr2单元的电路原理图；
36.图12是本实用新型wifi模块的电路原理图。
具体实施方式
37.下面结合附图与具体实施方式对本实用新型做进一步的描述。
38.如图1所示，一种远距离安防视频无线套装，包括网络摄像机和若干网络录像机，网络摄像机上设置有wifi模块，网络录像机上设置有与wifi模块无线连接的无线路由模块；无线路由模块包括主芯片u7，主芯片u7通过minipcie接口单元10与外部通讯；主芯片u7分别连接双天线单元8和内存单元9。主芯片u7包括：差分信号单元1，通过主芯片u7的以太网差分信号输入输出端与minipcie接口单元连接；串接口单元2，通过主芯片u7的i2s总线和i2c总线与minipcie接口单元连接；主芯片电源单元3，通过主芯片u7的调试串口与和通用输入输出端与minipcie接口单元连接；usb单元4，通过主芯片u7的usb接口端与mini接口单元连接；射频放大单元5，通过主芯片u7的射频信号输入输出端与双天线单元连接；ddr电源单元6，与内存单元连接进行数据传输储存；复位电源单元7。
39.本实用新型在网络录像机中添加专门为无线局域网而设计的高性能无线路由模块，并且在网络摄像机中添加wifi模块，使得网络摄像机可以在没有路由器的情况下，通过连接网络视频录像机的无线路由模块，实现联动控制、本地录像等功能。该无线路由模块集成了高性能 pa 和 lna，配合 2
×
2 mimo 技术，可以在较远的距离上仍保持高速率通信，从而增加了传输距离、保证传输稳定和图像流畅，提升了用户体验，省去了网络布线，降低了施工安装的成本。
40.本实用新型中的无线路由模块采用 mips 24kc cpu，主频高达1ghz，并且内置了ddr2第二代内存技术，满足低时延、大容量数据通信需求，是专门为远距离和高吞吐量无线局域网而设计的大功率无线路由器模块，通过3.3v外部电源为其供电，且该模块使用 mini pcie 接口与外部通讯，并结合 2t2r天线技术，实现无线信号收发功能；同时在本实用新型中将主芯片按电路连接功能进行模块化划分成不同单元，除了差分信号单元、串接口单元、主芯片电源单元、usb单元、射频放大单元和ddr电源单元之外还包括复位电源单元。
41.本实用新型中，差分信号单元主要包括有主芯片中的差分信号输入输出端，与minipcie接口单元的差分信号输入输出端连接，在每一个差分信号输入端或者差分信号输出端上都接有滤波支路；此外差分信号单元还连接外接电源和第二电压，其中外接电源为3.3v电源，第二电压为1.05v电源。
42.本实用新型中ddr电源单元与内存单元相互连接，无线路由模块通过ddr电源单元部分的主芯片与内存单元进行数据的输入输出，此外在无线路由模块中还设置了ddr2第二代内存模块，进一步满足低延时、大容量通信的需求；ddr电源单元中，主芯片连接3.3v的外接电源和2.5v或1.8v的存储端电源。
43.本实用新型中射频放大单元负责主芯片中与双天线单元连接的部分，用于天线信号的输入输出，在射频放大单元中还包括了由3.3v外接电源转化的射频供电电压转化电路；此外射频放大单元中的时钟信号输入输出端还连接有晶振电路提供时钟信号保持电路的同步。
44.本实用新型中无线路由模块采用2t2r天线技术，从而形成由两组结构相同的天线电路组成的双天线单元，两根天线分别负责接收和发送，形成双通道传输，可以使得局域网的传输效率提高50%甚至100%以上，在实现无线信号收发功能的同时，可以达到300mbps的理论无线传输数据率。
45.在本实用新型的实施例中，wifi模块中的芯片u1采用型号为rtl8188eqfn46的芯片；无线路由模块中的主芯片u7采用型号为rtl8197fn的芯片；支持 ieee802.11b/g/n 标准，支持ieee802.11e qos 增强功能，支持wpa/wpa2安全机制，内存单元u8采用型号为mx25l12835f的内存；晶振x1的型号为tz0977b。在本实施例的电路中电压v3.3为外接电源，电压大小为3.3v；第二电压为vdd1v05，电压大小为1.05v；射频供电电压为vd33_rf，电压大小为3.3v；共模电感t1的型号为dlp11tb800ul2l。
46.如图2所示的差分信号单元中，主芯片u7的txop_p0端通过电容c24接地并从txo0_p端输出差分信号；主芯片u7的txon_p0端通过电容c25接地并从txo0_n端输出差分信号；主芯片u7的rxin_p0端通过电容c27接地并从rxi0_n端输出差分信号；主芯片u7的rxip_p0端通过电容c26接地并从rxi0_p端输出差分信号；主芯片u7的txop_p1端通过电容c74接地并从txo1_p端输出差分信号；主芯片u7的txon_p1端通过电容c73接地并从txo1_n端输出差分信号；主芯片u7的rxin_p1端通过电容c70接地并从rxi1_n端输出差分信号；主芯片u7的rxip_p1端通过电容c69接地并从rxi1_p端输出差分信号；主芯片u7的txop_p2端通过电容c75接地并从txo2_p端输出差分信号；主芯片u7的txon_p2端通过电容c76接地并从txo2_n端输出差分信号；主芯片u7的rxin_p2端通过电容c83接地并从rxi2_n端输出差分信号；主芯片u7的rxip_p2端通过电容c84接地并从rxi2_p端输出差分信号；主芯片u7的txop_p3端连接电阻r32的一端，电阻r32的另一端通过电容c31接地并从txo3_p端输出差分信号；主芯片u7的txon_p3端连接电阻r26的一端，电阻r26的另一端通过电容c30接地并从txo3_n端输出差分信号；主芯片u7的rxin_p3端通过电容c28接地并从rxi3_n端输出差分信号；主芯片u7的rxip_p3端通过电容c29接地并从rxi3_p端输出差分信号；主芯片u7的rset_pad端通过电阻r17接地，u7的gnd_pad端接地；主芯片u7的72号引脚和5号引脚相连并连接电容c71的一端、电容c39的一端和电感l11的一端，电容c71的另一端和电容c39的另一端相连并接地，电感l11的另一端接电压v 3.3，并通过并联的电容c19和c20接地；主芯片u7的121号引脚连接电容c68的一端、电感l13的一端和电感l12的一端，电容c68的另一端接地，电感l13的一端接电压vdd33_ckt，电感l13的另一端接电压v3.3，电感l12的另一端分别连接主芯片u7的61号引脚和电容c72的一端，电容c72的另一端接地；主芯片u7的119号引脚分别连接电容c77的一端、电容c78的一端和电感l14的一端，并接电压vdd1v05，电容c77的另一端和c78的另一端都接地，电感l14的另一端同时连接主芯片u7的62号、65号、76号和127号引脚，并通过并联的电容c79、电容c80、电容c81和电容c82接地。
47.如图3所示的串接口单元中，主芯片u7的84号引脚通过电容c153接地并通过电感l24连接电压v3.3；主芯片u7的13号引脚和6号引脚相连并连接电压v3.3、电容c154的一端和电容c155的一端，电容c154的另一端和c155的另一端都接地；主芯片u7的48号引脚接default端，并通过串联的电阻r37和电容c156接地，电阻r37和电容c156间连接电压v3.3；主芯片u7的79号引脚为hw_debug端；主芯片u7的77号引脚为boot_sel3端，并通过电阻r1连接串口i2s_mclk端；主芯片u7的7号引脚为ddr_ldo_sel端，并通过电阻r3连接串口i2s_sclk端；主芯片u7的78号引脚为load_efuse端，并通过电阻r4连接load_efuse/i2s_ws端；主芯片u7的8号引脚为disable_ext_rstn端；主芯片u7的9号引脚为i2c_scl端，并通过电阻r60连接电压v3.3；主芯片u7的pcie模拟供电端即56号引脚分别连接电感l23的一端、电容c152的一端和电容c157的一端，电容c152的另一端和c157的另一端都接地，电感l23的另一
端接电压vdd1v05；主芯片u7的10号引脚为i2c1_sda端，并通过电阻r38连接电压v3.3；主芯片u7的12号引脚通过电阻r72接地，主芯片u7的82号引脚为u2_tx端，主芯片u7的11号引脚为u2_rx端，主芯片u7的81号引脚为i2s_sd1_o端；主芯片u7的80号引脚为jtag_tck/i2s_sd1_i端并连接电阻r73的一端和电阻r74的一端，电阻r73的另一端接电压v3.3，电阻r74的另一端接地；主芯片u7的pcie重置端即44号引脚为test_mod端。
48.如图4所示的射频放大单元中，主芯片u7的rxio_s0端连接端口rxio_s0_0；主芯片u7的rfin_s0端连接端口rfin_s0；主芯片u7的rfip_s0端连接端口rfip_s0；主芯片u7的rxio_s1端连接端口rxio_s0_1；主芯片u7的rfin_s1端连接端口rfin_s1；主芯片u7的rfip_s1端连接端口rfip_s1；主芯片u7的21号引脚通过电容c143接地并通过电感l43接电压vd33_rf；主芯片u7的24号引脚通过电容c142接地并通过电感l44接电压vd33_rf；主芯片u7的86号引脚通过电容c144接地并通过电感l19接电压vd33_rf；主芯片u7的17号引脚通过电容c145接地并通过电感l20接电压vd33_rf；主芯片u7的23号引脚通过电容c147接地并连接电感l45的一端，主芯片u7的22号引脚通过电容c146接地并连接电感l46的一端，主芯片u7的85号引脚通过电容c150接地并连接电感l21的一端，主芯片u7的18号引脚通过电容c149接地并连接电感l22的一端，电感l22的另一端、l21的另一端、l46的另一端和l45的另一端相连并连接电容c16的一端、c17的一端、c18的一端和电感l2的一端，电容c16的另一端、c17的另一端和c18的另一端都接地，电感l2的另一端连接电压vdd1v05；主芯片u7的27号引脚为boot_sel2端；主芯片u7的93号引脚为boot_sel1端；主芯片u7的108号引脚为boot_sel0端；主芯片u7的xi端连接晶振x1的输出端、电阻r36的一端和电容c151的一端，电阻r36的另一端和电阻c151的另一端都接地；主芯片u7的xo端连接晶振x1的输入端并通过电容c148接地；晶振x1的gnd端接地。电压vd33_rf通过电感l18连接电压v3.3，电压v3.3通过并联的电容c139、电容c140和电容c141接地。
49.如图5所示的主芯片电源单元中，主芯片u7的95号引脚为etled0端；主芯片u7的43号引脚为etled1端；主芯片u7的28号引脚为etled2端；主芯片u7的106号引脚为hw_resetn端并且连接电阻r75的一端和电容c23的一端，电阻r75的另一端接电压v3.3，电容c23的另一端接地；主芯片u7的29号引脚通过电容c144接地并连接电压v3.3；主芯片u7的26号引脚通过电容c126接地并连接电压v3.3；主芯片u7的38号引脚为uart0_rx端，主芯片u7的101号引脚为uart0_tx端；主芯片u7的数字供电端即14号、83号、60号、111号、45号、103号、97号和94号引脚相连并连接电压vdd1v05，电压vdd1v05通过电容c117到电容c125九个并联的电容接地。电压v3.3通过并联的电感l41和电感l15连接电压3.3vin，电压3.3vin通过并联的电容c196和电容c197接地，电压3.3vin的电压大小为3.3v。
50.如图6所示的usb单元中，主芯片u7的118号引脚连接电容c160的一端、电容c158的一端和电感l25的一端，电容c160的另一端和电容c158的另一端都接地，电感l25的另一端接电压vdd33_ckt；主芯片u7的115号引脚连接电容c161的一端、电容c159的一端和电感l26的一端，电容c159的另一端和电容c161的另一端都接地，电感l26的另一端接电压vdd1v05；主芯片u7的usbgnd端通过电感l40接地；主芯片u7的usbdp_1端通过电容c192接地并连接共模电感t1的1号引脚，主芯片u7的usbdn_1端通过电容c193接地并连接共模电感t1的4号引脚，共模电感t1的2号引脚通过电阻r82连接txo3_n端，共模电感t1的3号引脚通过电阻r2连接txo3_n端。
51.如图7所示的复位电源单元中，主芯片u7的enswr端连接电阻r33的一端和电阻r34的一端，电阻r34的另一端接地，主芯片u7的99号引脚和33号引脚相连并连接电容c134的一端、电容c135的一端、电阻r33的另一端和电压v3.3，电容c134的另一端和电容c135的另一端都接地，电压v3.3通过并联的电容c132和电容c133接地；主芯片u7的100号引脚和34号引脚相连并通过电感l3接电压vdd1v05，电压vdd1v05通过并联的电容c10和电容c11接地；主芯片u7的35号引脚、36号引脚和31号引脚都接地；主芯片u7的32号引脚接电压v3.3并通过并联的电容c194和电容c136接地；主芯片u7的98号引脚通过电感l49连接存储端电源即电压vdd_25_18_dram，电压vdd_25_18_dram通过并联的电容c14和电容c15接地。
52.如图8所示的ddr电源单元中，主芯片u7的112号引脚接电压v3.3，并通过并联的电容c95、电容c94和电容c108接地；主芯片u7的50号引脚通过电容c96接地；主芯片u7的104号引脚连接电容c105的一端、电容c103的一端、电容c104的一端、电阻r85的一端和电阻r23的一端，电容c105的另一端接地，电容c104的另一端和电阻r23的另一端同时接地，电容c103的另一端和电阻r85的另一端同时接电压vdd_25_18_dram，主芯片u7的40号、105号、107号、109号和49号引脚相连并连接电压vdd_25_18_dram，并且通过并联的五个电容c97到c102接地；主芯片u7的spif_cs0端与内存u8的cs端相连并通过电阻r18接电压v3.3；主芯片u7的spif_sio0端通过mo端口与内存u8的si/sio0端连接；主芯片u7的spif_sio1端通过mi端口与内存u8的so/sio1端连接；主芯片u7的spif_rst/spi-nand端通过电阻r24连接内存u8的reset/sio3端，内存u8的reset/sio3端为spi_rst端口并通过电阻r19连接电压v3.3，电压v3.3与内存u8的vcc端连接并通过电容c93接地；内存u8的wp/sio2端通过电阻r20接电压v3.3并通过电阻r21接地。
53.如图9所示的minipcie接口单元中，接口u6的3.3vin端连接电压3.3vin；接口u6的gnd端接地；接口u6的rx2-端为rxi2_n端，接口u6的rx2+端为rxi2_p端；接口u6的tx2+端为txi2_p端，接口u6的tx2-端为txi2_n端；接口u6的rx1-端为rxi1_n端，接口u6的rx1+端为rxi1_p端；接口u6的tx1+端为txi1_p端，接口u6的tx1-端为txi1_n端；接口u6的rx0-端为rxi0_n端，接口u6的rx0+端为rxi0_p端；接口u6的tx0+端为txi0_p端，接口u6的tx0-端为txi0_n端；接口u6的rx3-端为rxi3_n端，接口u6的rx3+端为rxi3_p端；接口u6的tx3+/usb_n端为txi3_p端，接口u6的tx3-/usb_p端为txi3_n端；接口u6的1号引脚通过电阻r89连接i2s_sdi_o端；接口u6的uart0_rx端和uart0_tx端与主芯片电源单元连接；接口u6的8号引脚即i2s_mclk端通过电阻r88连接串口i2s_mclk端；接口u6的etled1端即10号引脚连接etled1端；接口u6的12号引脚即i2s_sclk端通过电阻r87连接串口i2s_sclk端；接口u6的rst端通过电阻r79连接电阻r77的一端和电阻r76的一端，电阻r77的另一端接default端，电阻r76的另一端接hw_resetn端；接口u6的gpio/i2s_sd1_i端为jtag_tck/i2s_sd1_i端；接口u6的i2c_scl/uart1_rx端通过电阻r51连接i2c1_scl端；接口u6的i2c_sda端为i2c1_sda端；接口u6的uart_rx端为u2_rx端；接口u6的uart_tx端为u2_tx端；接口u6的gpio/i2s_wa端为load_efuse/i2s_ws端。
54.如图10所示的双天线单元中，rfin_s0端连接电感l34的一端和电容c179的一端，电感l34的另一端接电压vd33_rf并通过并联的电容c1和电容c181接地；电容c179的另一端连接电容c127的一端、电容c180的一端和电感l33的一端，电感l33的另一端接地；rfip_s0端连接电感l32的一端和电容c176的一端，电感l32的另一端接电压vd33_rf并通过电容
c174接地；电容c176的另一端连接电容c177的另一端、电容c175的一端和电感l31的一端，电容c175的另一端接地；电容c180的另一端和电感l31的另一端相连并连接电容c8的一端、电容c3的一端和电感l1的一端，电容c8的另一端接地，电容c3的另一端通过电容c162接地；电感l1的另一端通过电容c6接地并连接电容c5的一端，电容c5的另一端通过电容c60接地并连接电容c57的一端，电容c57的另一端连接天线ant1的1号引脚，天线的2号引脚和3号引脚接地。rfin_s1端连接电感l36的一端和电容c186的一端，电感l36的另一端接电压vd33_rf并通过并联的电容c2和电容c184接地；电容c186的另一端连接电容c187的一端、电容c185的一端和电感l35的一端，电感l35的另一端接地；rfip_s1端连接电感l38的一端和电容c189的一端，电感l38的另一端接电压vd33_rf并通过电容c194接地；电容c189的另一端连接电容c187的另一端、电容c190的一端和电感l37的一端，电容c190的另一端接地；电容c185的另一端和电感l37的另一端相连并连接电容c38的一端、电容c163的一端和电感l4的一端，电容c38的另一端接地，电容c163的另一端通过电容c21接地；电感l4的另一端通过电容c22接地并连接电容c9的一端，电容c9的另一端通过电容c35接地并连接电容c36的一端，电容c36的另一端连接天线ant2的1号引脚，天线的2号引脚和3号引脚接地。
55.如图11所示的ddr2单元中，电压v3.3分别连接电阻r5的一端、电阻r6的一端、电阻r86的一端、电阻r8的一端、电阻r9的一端、电阻r10的一端、电阻r11的一端、电阻r12的一端、电阻r47的一端、电阻r14的一端、电阻r49的一端和电阻r16的一端；电阻r5的另一端为boot_sel3端并通过电阻r39接地；电阻r6的另一端为boot_sel2端并通过电阻r40接地；电阻r86的另一端为boot_sel1端并通过电阻r41接地；电阻r8的另一端为boot_sel0端并通过电阻r42接地；电阻r9的另一端为spi_clk端并通过电阻r43接地；电阻r10的另一端为test_mod端并通过电阻r44接地；电阻r11的另一端为disable_ext_retn端并通过电阻r45接地；电阻r12的另一端为load_efuse端并通过电阻r46接地；电阻r47的另一端为ddr_ldo_sel端并通过电阻r13接地；电阻r14的另一端为hw_debug端并通过电阻r48接地；电阻r49的另一端为uart0_tx端并通过电阻r15接地；电阻r16的另一端为spi_cs0端并通过电阻r50接地。
56.如图12所示的wifi模块电路，芯片u1的2号引脚连接电容c208的一端和电感l202的一端，电感l202的另一端接电压vd33并通过电容c204接地；电容c208的另一端连接电容c206的一端、电容c210的一端和电感l1的一端，电感l1的另一端接地；芯片u1的3号引脚连接电容c214的一端和电感l203的一端，电感l203的另一端接电压vd33并通过电容c205接地；电容c214的另一端连接电容c216的一端、电容c210的另一端和电感l205的一端，电容c216的另一端接地；电容c206的另一端和电感l205的另一端相连并连接电感l204的一端和电容c211的一端，电容c211的另一端通过电容c220接地；电感l204的另一端连接电容c213的一端、电容c212一端、电感l209的一端和电阻r204的一端，电容c213的另一端、电容c212的另一端和电感l209的另一端都接地，电阻r204的另一端接接口j7并通过电容c218接地；芯片u1的4号引脚通过电容c231接地；芯片u1的5号引脚和6号引脚同时接地；芯片u1的7号引脚通过电容c236接地；芯片u1的8号引脚通过电容c221接地；芯片u1的9号引脚通过电容c222接地；接口j1通过电感l208连接电压vdd33，电压vdd33通过电容c209接地；芯片u1的xo端通过电阻r206与晶振x201的输入端即3号引脚连接，晶振x201的3号引脚通过电容c226接地；芯片u1的xi端与晶振x201的输出端即1号引脚相连并连接电容c230的一端和电阻r207的一端，电容c230的另一端接地，电阻r207的另一端接地；晶振x201的gnd端接地；芯片u1的
12号引脚通过电容c227接地；芯片u1的13号引脚通过电容c225接地并连接电容c228的一端、电容c229的一端和电感l207的一端，电感l207的另一端连接芯片u1的22号引脚，电容c228的另一端和电容c229的另一端同时接地；芯片u1的14号引脚和21号引脚都接地；芯片u1的17号引脚通过电容c224接地；芯片u1的23号引脚接电压vdd33并通过电容c223接地；芯片u1的24号引脚通过电阻r205接地；芯片u1的25号引脚通过电容c219接地；芯片u1的26号引脚连接接口j4，芯片u1的27号引脚连接接口j5；芯片u1的28号引脚通过电容c217接地；芯片u1的30号引脚连接电压vdd33；芯片u1的32号引脚通过电阻r203连接电压vdd33；芯片u1的33号引脚连接接口j6；芯片u1的34号引脚通过电阻r210连接电压vdd33并通过电阻r212接地；芯片u1的35号引脚、36号引脚、37号引脚和39号引脚都接地；芯片u1的38号引脚通过电阻r202连接电压vdd33；芯片u1的40号引脚通过电容c201接地；芯片u1的41号引脚通过电容c203接地；芯片u1的42号引脚通过电容c202接地。
57.上述实施例是对本实用新型的进一步阐述和说明，以便于理解，并不是对本实用新型的任何限制，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。