一种分布式多路高速同步时钟电路及产生方法
【技术领域】
[0001]本发明涉及电子测试技术领域，特别涉及一种分布式多路高速同步时钟电路，还涉及一种分布式多路高速同步时钟产生方法。
【背景技术】
[0002]高速多通道数据采集系统和基于多ADC交叉采样的高速数据采集系统中，每路采集通道中的ADC(模数转换器)都需要独立的时钟信号，以保证采样系统实现高速数据采集。
[0003]由于各路数据采集电路距离较远，即使在同一块电路板中，各ADC器件也无法集中在一起，甚至有些多通道数据采集系统中各数据采集模块分散在不同的仪器内部。
[0004]传统的多路时钟信号发生是一种集中式实现方案，压控振荡器产生一路时钟信号，然后通过时钟扇出芯片，分出若干路同步时钟信号，若要实现不同路时钟信号的相位调节，则需要增加时钟相位调节电路，时钟的开关需要增加时钟开关控制电路，并且由于时钟发生电路集中在一个区域，各路时钟信号送给分布于各处的数据采集系统时，需要通过电缆或是较长距离的印制板上布线的方式实现，对于高速时钟信号，电缆及印制板布线的传输方式都会导致时钟信号质量下降，同时也会对周边电路产生较大的干扰。
[0005]现有多路时钟信号发生技术采用的是通过一片时钟发生器产生时钟信号，然后通过时钟扇出芯片得到多路同步时钟信号输出，由于使用时钟信号的位置不同，要保证时钟信号的一致性，对硬件电路的设计要求很高，并且当时钟信号频率超过2GHz以后，就需要通过电缆连接，为提高信号的抗干扰性，时钟信号通常为差分的方式传输，而差分电缆价格昂贵，虽然也可以采用单端电缆传输的方式，但在信号接收端又需要额外增加调整电路(单端到差分变换)，成本依然较高；并且采用电缆传输的方式，由于电缆与转接器的失配等问题会导致各路时钟信号之间的一致性、同步特性变差。
[0006]现有技术的时钟信号发生方法若要实现时钟信号的相位调整、时钟开关，还需要增加多路时钟相位延迟电路、时钟信号开关电路以及控制电路等，导致时钟发生电路进一步复杂化，时钟信号的一致性与同步特性进一步恶化。
[0007]同时现有技术各路时钟信号之间的一致性和同步特性会随着输出时钟信号路数的增加而下降。
【发明内容】
[0008]本发明提出一种分布式多路高速同步时钟电路和产生方法，可有效解决多通道数据采集系统及基于多ADC交叉采样的高速数据采集系统中采样时钟同步一致性差，电路复杂，时钟信号易受干扰，电路成本高等问题。
[0009]本发明的技术方案是这样实现的:
[0010]一种分布式多路高速同步时钟电路，包括:参考电路、多路时钟发生单元、同步控制电路，在每路数据采集通道旁边设置时钟发生单元，采用分布式方式实现多路高速时钟信号的同步；
[0011]参考电路输出多路同步参考信号，为各时钟发生单元提供参考输入；
[0012]时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路，采用集成方式实现。
[0013]可选地，所述参考电路的参考输入范围为1MHz到350MHz。
[0014]可选地，所述参考电路的参考输入选择内参考或者外参考。
[0015]可选地，在整件板设计中通过板上布线的方式实现不同位置间信号的连接。
[0016]可选地，所述时钟信号直接以差分线的形式通过印制板上的布线连接。
[0017]本发明还提供了一种分布式多路高速同步时钟产生方法，在每路数据采集通道旁边设置时钟发生单元，采用分布式方式实现多路高速时钟信号的同步；参考电路输出多路同步参考信号，为各时钟发生单元提供参考输入；时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路，采用集成方式实现。
[0018]可选地，所述参考电路的参考输入范围为1MHz到350MHz。
[0019]可选地，所述参考电路的参考输入选择内参考或者外参考。
[0020]可选地，在整件板设计中通过板上布线的方式实现不同位置间信号的连接。
[0021]可选地，所述时钟信号直接以差分线的形式通过印制板上的布线连接。
[0022]本发明的有益效果是:
[0023](I)可有效解决多路时钟，特别是分布在不同位置的时钟信号的同步问题，具有较尚的同步特性；
[0024](2)电路结构简单，每路时钟信号相对独立，通过三根控制线即可实现时钟信号频率、幅度、相位时延及信号开关的控制；
[0025](3)时钟信号的输出路数可以任意扩展，并且各路时钟信号间的一致性和同步特性不会受时钟信号输出路数的增加而变差。
【附图说明】
[0026]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本发明一种分布式多路高速同步时钟电路实现原理框图。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]现有技术的时钟信号发生方法若要实现时钟信号的相位调整、时钟开关，还需要增加多路时钟相位延迟电路、时钟信号开关电路以及控制电路等，导致时钟发生电路进一步复杂化，时钟信号的一致性与同步特性进一步恶化。
[0030]为解决多通道数据采集系统及基于多ADC交叉采样的高速数据采集系统中采样时钟同步一致性差，电路复杂，时钟信号易受干扰，电路成本高等问题，本发明提出了一种分布式多路高速同步时钟电路及产生方法，可以实现分散在不