基于fpga的无线传输延时控制系统及控制方法
【专利说明】
[0001]
技术领域
本发明涉及工业实时控制的技术领域，具体说是一种基于FPGA的无线传输延时控制系统及控制方法。
【背景技术】
[0002]随着工业4.0时代的到来，自动化成套装置的复杂性不断增加。在机械自动化设备的生产制造中，面临小型化，集成化，通用化的设计需求。传统的工业现场的设备组装与调试已经很难满足市场的需求。越来越多的小型化设备采用更为灵活的无线通讯方式进行信息互联，如ZigBee，Wifi等。但由于无线网络使用公共信道频率，信道内带宽的占用问题导致无线网络通讯较传统有线传输存在传输延时的不确定性。这使得无线传输在一些需要实时控制，精确补偿，系统反应速度较快的场合，无法广泛的有效应用。
[0003]
【发明内容】
本发明要解决的技术问题是提供一种基于FPGA的无线传输延时控制系统及控制方法。
[0004]本发明为解决公知技术中存在的技术问题所采取的技术方案是:
本发明的基于FPGA的无线传输延时控制系统，包括:无线模块、FPGA处理模块及用户接口模块；其中无线模块通过SPI或UART串行通讯接口与FPGA处理模块连接，通过无线信号传输用户数据以及校准数据；FPGA处理模块通过PSI或UART串行通讯接口与用户接口模块连接，处理和计算无线通讯延时以及提供校准时钟；用户接口模块与上位机相连接，由上位机控制无线模块和FPGA处理模块。
[0005]本发明还可以采用以下技术措施:
所述的FPGA处理模块中包括SPI收发器、UART收发器、实时时间控制器、周期校准计时器，传输延迟计时器，延时比较器和协议分析器；FPGA处理模块通过SPI收发器和UART收发器与无线模块和用户接口模块通讯；实时时间控制器控制本地时钟，并分别与SPI收发器、UART收发器、延时比较器、协议分析器相连接；延时比较器分别与用于定时校准实时时钟的周期校准计时器和用于计算接收数据源时间的传输延迟计时器相连接，延时比较器比较计算当前延时和补偿本地时间；协议分析器连接SPI收发器和UART收发器，并设置无线模块的通讯协议实现透明传输。
[0006]本发明的基于FPGA的无线传输延时控制方法，包括以下步骤:
A、程序开始执行，首先由用户接口模块通过SPI或UART串行接口设置无线模块所使用的通讯协议及系统周期校准时间，FPGA处理模块中的协议分析器完成用户对无线模块控制的透明传输，以及在无线传输数据中添加补偿时间帧；
B、FPGA控制模块开始工作，系统开始判断是否进行校准；进行校准时判断设备是否为主设备，工作在主设备模式的系统AP广播发送基准时间，工作在从模块的系统STA接收到广播基准时间并校准STA的实时时间控制器；
C、AP针对系统节点内的首个STA发送针对单点的AP校准帧，AP校准帧内带有当前时刻AP的实时时间tl，首个STA接受到AP校准帧后立刻给AP返回一个STA校准帧，STA校准帧内带有当前时刻STA的实时时间t2，AP接收到上述STA校准帧后，再次向首个STA发送第二 AP校准帧，第二 AP校准帧内部带有当前时刻AP的实时时间t3 ;
D、STA接收第二AP校准帧，并计算存储延时，由于AP广播后AP系统发送广播基准时间的时刻为STA内实时时间控制器的基准时间，AP端传播通讯延迟时间Tas = (t3_t I)/2，STA端传播通讯延迟时间Tas = (t3-t2)/2 ；
E、完成单点校准后，如还有其他设备点，则重新发送AP单点校准帧给下一个单点，直到AP与所有STA延时确定后，启动周期校准计时器，等待下一个校准周期到时；
F、在校准完成后，AP与STA无线传输的延时确定，用户通过用户接口模块控制无线模块进行数据通讯；数据通讯中，FPGA控制模块中的协议分析器在数据指令中添加延时时间和无线模块控制命令，上述协议分析器会直接转换为透明传输；系统接受到数据后，由无线模块传输到FPGA控制模块，协议分析器解析收到的数据并提取延时并存储，然后FPGA控制模块将数据传送给用户接口模块，完成无线数据通讯及延时控制。
[0007]本发明具有的优点和积极效果是:
本发明的基于FPGA的无线传输延时控制系统，增加了一级无线传输管理，使系统可以记录管理无线传输过程中的传输延时，并通过协议分析实现透明传输，方便添加到现有系统之中，而且主站与从站使用通用模块只通过软件设置即可组建一个实时通讯的无线网络，克服了现有技术在系统变更中无法适应的不足，并具有结构简单，工作可靠，适用性强等特点。本发明避免了数据传输延时的不确定性，通过校准后的同步时钟实时计算无线网络各节点的传输延时，为应用层的实时时间补偿提供可靠稳定的延迟时间。
【附图说明】
[0008]图1为本发明的基于FPGA的无线传输延时控制系统的数据示意图；
图2为本发明的基于FPGA的无线传输延时控制系统的结构示意图；
图3为本发明的基于FPGA的无线传输延时控制系统运行流程图。
【具体实施方式】
[0009]以下结合实施例和附图对技术方案进行具体说明。
[0010]如图1所示，在数据流图中，AP为主设备，STA为从设备，本发明的基于FPGA的无线传输延时控制系统既可以设置为AP，也可以设置为STA使用。整个系统通过AP作为主时钟进行同步，STA通过主时钟同步时间帧进行校准并计算延时，同时STA为AP返回从时钟校准帧，AP可以根据主从时钟计算网络传输延时。
[0011]如图2所示，本发明的基于FPGA的无线传输延时控制系统，包括:无线模块、FPGA处理模块及用户接口模块；其中无线模块通过SPI或UART串行通讯接口与FPGA处理模块连接，通过无线信号传输用户数据以及校准数据；FPGA处理模块通过PSI或UART串行通讯接口与用户接口模块连接，处理和计算无线通讯延时以及提供校准时钟；用户接口模块与上位机相连接，由上位机控制无线模块和FPGA处理模块。
[0012]FPGA处理模块中包括SPI收发器、UART收发器、实时时间控制器、周期校准计时器，传输延迟计时器，延时比较器和协议分析器；FPGA处理模块通过SPI收发器和UART收发器与无线模块和用户接口模块通讯，用户接口模块通过SPI或UART串行总线协议连接FPGA处理模块，同时接收FPGA处理模块输出的中断信号，无线模块通过SPI或UART串行总线协议连接FPGA处理模块，同时输出中断给FPGA处理模块；实时时间控制器控制本地时钟，并分别与SPI收发器、UART收发器、延时比较器、协议分析器相连接，实时时间控制器完成标记无线模块输入数据的实时时间；延时比较器分别与周期校准计时器和延迟计时器相连接，周期校准计时器完成用户设定的自动校准周期计时，传输延迟计时器完成对无线接收数据延时数据为的缓存，延时比较器比较计算当前延时和补偿本地时间；协议分析器连接SPI收发器和UAR