双二元电压模式传送器的制造方法
【技术领域】
[0001]本发明涉及一种通讯系统，特别是涉及一种双二元(duobinary)电压模式传送器。
【背景技术】
[0002]有线通讯系统的使用对于人们而言，具有息息相关与密不可分的关系。图1展示了当前现有常见的有线(wireline)通讯系统100的方框图，用以传送及接受数据。串化器(serializer, SER) 11将数据转换为串行数据流，借由单一线或一对差动线进行传送。有限脉冲响应(FIR)滤波器12进行传送的等化，再进入驱动器13。数据经由通道14 (例如单一线或一对差动线)予以传送，再由等化器(equalizer，EQ) 15接收并处理，以降低符间干扰(intersymbol interference, ISI)。数据时脉回复电路(⑶R) 16接着处理数据流,再由解串化器(deserializer，DES) 17将数据流转换为并列数据格式。
[0003]功率消耗与阻抗匹配是设计有线通讯系统100的传送器的重要考虑因素。蓝哥.史瑞多耶维克(Ranko Sredojevic)等人在电机电子工程师学会(IEEE)国际固态电路会议(ISSCC)2010提出“使用动态驱动器阻抗调变的数字链路预加强(Digital LinkPre-emphasis with Dynamic Driver Impedance Modulat1n) ”,其揭不一种数字推拉式(push-pull)阻抗调变(RM)预加强驱动器，克服电压模式驱动器在等化时的功率消耗，以增进输出级的效能。当数据样式为“11111...”或“00000…”时，将具阻抗的差动路径予以短路。由于没有短路电流，因此功率的消耗几乎为固定的。然而，功率的消耗仍有改善的空间。
[0004]蓝哥.史瑞多耶维克(Ranko Sredojevic)等人在电机电子工程师学会(IEEE)固态电路期刊(JSSC) 2011提出“使用动态阻抗调变的全数字传送等化器(Fully DigitalTransmit Equalizer with Dynamic Driver Impedance Modulat1n)，，,其揭不一种数字推拉式阻抗调变驱动器。当数据样式为“11111...”或“00000...”时，增加阻抗以降低功率消耗。借此，电压模式功率随输出电压的不同而不同。然而，其阻抗匹配并不理想。
[0005]鉴于传统传送器无法有效降低功率消耗且增进阻抗匹配，因此急需提出一种新颖的传送器，以改进传统传送器的缺点。
[0006]有鉴于上述现有的传送器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新型结构的双二元电压模式传送器，能够改进一般现有的传送器，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
【发明内容】
[0007]本发明的目的在于，克服现有的传送器存在的缺陷，而提供一种新型结构的双二元电压模式传送器，所要解决的技术问题是当双二元信号为中间位准时，使其关闭驱动器可以节省功率消耗并可增进阻抗匹配，从而更加适于实用。
[0008]本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种双二元电压模式传送器，包含:第一分支、第二分支及第一匹配电路。该第一分支包含第一逻辑电路、第一驱动器，第一逻辑电路接受多数个非归零信号，并侦测所述非归零信号的相位变化，第一驱动器受控于该第一逻辑电路的至少一输出，用以产生一双二元信号。该第二分支包含第二逻辑电路、第二驱动器，第二逻辑电路接收多数个互补非归零信号，其互补于该第一逻辑电路所接收的所述非归零信号，并侦测所述互补非归零信号的相位变化，第二驱动器受控于该第二逻辑电路的至少一输出。该第一匹配电路的二端分别耦接至该第一驱动器、该第二驱动器的输出端，其中该第一匹配电路可根据该第一逻辑电路或该第二逻辑电路的输出而切换。当所述非归零信号有相位变化，则该第一匹配电路被切换闭合，使得该第一匹配电路的二端分别电性耦接至该第一驱动器、该第二驱动器的输出端，且该第一驱动器、该第二驱动器关闭。
[0009]本发明的目的以及解决其技术问题还可以采用以下的技术措施来进一步实现。前述的双二元电压模式传送器，其中所述的第一逻辑电路或第二逻辑电路所接收的所述非归零信号包含目前非归零信号及至少一先前非归零信号。
[0010]前述的双二元电压模式传送器，其中所述的双二元信号具有三个可能位阶一“0”、“ 1”及“ 2 ”，以正电压代表“ 2 ”，以负电压或地代表“ 0 ”，使用介于中间的电压代表“1”。
[0011]前述的双二元电压模式传送器，其中当所述的非归零信号有相位改变，则该第一驱动器及该第二驱动器产生双二元信号“1”;否则，当目前非归零信号为“1”，则该第一驱动器及该第二驱动器产生双二元信号“2”，或者当目前非归零信号为“0”，则该第一驱动器及该第二驱动器产生双二元信号“0”。
[0012]前述的双二元电压模式传送器，其中所述的第一匹配电路包含串接的第一匹配电阻、第二匹配电阻与第一开关。
[0013]前述的双二元电压模式传送器，其中当所述的第一开关闭合时，该第一电阻与该第二电阻的整体电阻匹配于传输通道的阻抗。
[0014]前述的双二元电压模式传送器，其中当所述的非归零信号有相位改变，则该第一开关闭合。
[0015]前述的双二元电压模式传送器，其中所述的第一驱动器或第二驱动器包含第一晶体管及第二晶体管，串接于电源与地之间。
[0016]前述的双二元电压模式传送器，其中所述的第一晶体管的源极电性耦接至该第二晶体管的漏极。
[0017]前述的双二元电压模式传送器，其中所述的第一逻辑电路接收目前非归零信号与先前非归零信号，据以产生第一输出信号及第二输出信号，用以分别控制该第一晶体管与该第二晶体管的栅极；且该第一逻辑电路根据目前非归零信号与先前非归零信号以产生第三输出信号，用以控制该第一开关。
[0018]前述的双二元电压模式传送器，更包含:
[0019]第一延迟元件；
[0020]第三驱动器，串接于该第一延迟元件之后，其中串接的该第一延迟元件、该第三驱动器再与该第一驱动器并接；
[0021]第二延迟元件；
[0022]第四驱动器，串接于该第二延迟元件之后，其中串接的该第二延迟元件、该第四驱动器再与该第二驱动器并接；及第二匹配电路，并接于该第一匹配电路；
[0023]当所述非归零信号有相位变化，则该第二匹配电路被切换闭合，使得该第二匹配电路的二端分别电性耦接至该第三驱动器、该第四驱动器的输出端，且该第三驱动器、该第四驱动器关闭。
[0024]前述的双二元电压模式传送器，其中所述的第二匹配电路包含串接的第三匹配电阻、第四匹配电阻与第二开关。
[0025]前述的双二元电压模式传送器，其中当所述的第二开关闭合时，该第三电阻与该第四电阻的整体电阻匹配于传输通道的阻抗。
[0026]前述的双二元电压模式传送器，其中当所述的二先前非归零信号有相位改变，则该第二开关闭合。
[0027]前述的双二元电压模式传送器，其中所述的第三驱动器或第四驱动器包含第三晶体管及第四晶体管，串接于电源与地之间。
[0028]前述的双二元电压模式传送器，其中所述的第三晶体管的源极电性耦接至该第四晶体管的漏极。
[0029]前述的双二元电压模式传送器，其中所述的第一逻辑电路接收先前非归零信号与二延迟时间的先前非归零信号，据以产生第四输出信号及第五输出信号，用以分别控制该第三晶体管与该第四晶体管的栅极；且该第一逻辑电路根据先前非归零信号与二延迟时间的先前非归零信号以产生第六输出信号，用以控制该第二开关。
[0030]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明双二元电压模式传送器可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点:根据本发明实施例，双二元电压模式传送器包含第一分支、第二分支及第一匹配电路。第一分支包含第一逻辑电路与第一驱动器。其中，第一逻辑电路接收多数个非归零信号，并侦测所述非归零信号的相位变化。第一驱动器受控于第一逻辑电路的至少一输出，用以产生一双二兀信号。第二分支包含第二逻辑电路与第二驱动器。其中，第二逻辑电路接收多数个互补非归零信号，其互补于第一逻辑电路所接收之所述非归零信号，并侦测所述互补非归零信号的相位变化。第二驱动器受控于第二逻辑电路的至少一输出。第一匹配电路的二端分别耦接至第一驱动器、第二驱动器的输出端，其中第一匹配电路可根据第一逻辑电路或第二逻辑电路的输出而切换。当所述非归零信号有相位变化，则第一匹配电路被切换闭合，使得第一匹配电路的二端分别电性耦接至第一驱动器、第二驱动器的输出端，且第一驱动器、第二驱动器关闭，达到节省功率并增进阻