转换装置、成像装置、电子装置和转换方法
【技术领域】
[0001]本发明涉及转换装置、成像装置、电子装置和转换方法。更加具体地，本发明涉及适于小型化的转换装置、成像装置、电子装置和转换方法。
【背景技术】
[0002]近来的成像装置在期望具有更大量的像素、更高的图像质量和更高的处理速度的同时，还期望尺寸变小。作为满足这样需求的成像装置，已经提出了分层成像装置(例如，参见专利文献1)。
[0003]所述分层成像装置具有这样的结构:其中，使用其上形成有信号处理电路的芯片来替代成像装置的支撑基板，且像素部叠置在该芯片上。以这样的结构，能够使成像装置的尺寸变小。
[0004]引用列表
[0005]专利文献
[0006]专利文献1:日本专利申请特开第2009-17720号
【发明内容】
[0007]本发明要解决的问题
[0008]在分层成像装置中，当使像素微型化时，也需要使安装在下模(lower die)的芯片上的电路变小。安装在芯片上的电路的示例包括模拟-数字(AD)转换电路。AD转换电路包括许多晶体管且难以小型化，因此提出了由多个像素共用一个AD转换电路。
[0009]然而，在多个像素共用一个AD转换电路的构造中，因为进行在切换信号的同时从多个像素读取信号这样的控制，所以当一个AD转换电路处理许多像素时，读取信号之间的时间差变大。因此，在对运动物体成像的情况下，可以认为，物体可能会以畸变的方式被成像，或者可能需要长时间来读取一幅图像。
[0010]鉴于这些情况，与对于像素的小型化的需求一起，还存在对安装在下侧的芯片上的AD转换电路的小型化的需求。此外，还存在对于减少由AD转换电路处理的像素数量的需求。
[0011]鉴于如上所述的情况做出本发明，并且本发明的提出用来实现与具有预定位数的数字信号的产生相关的电路构造的小型化。
[0012]问题的解决方案
[0013]根据本发明的一个方面，提出一种转换装置，其包括:比较单元，所述比较单元将输入信号的输入电压与随时间变化的斜坡信号的斜坡电压进行比较；和存储单元，所述存储单元保持当所述比较单元的比较结果反转时的代码值，由所述存储单元进行的对所述代码值的保持被重复多次以产生具有预定位数的数字信号。
[0014]所述预定位数可以被分成高位和低位，所述低位可以早于所述高位被获取，并且被获取的所述低位和所述高位可以彼此组合以产生所述具有预定位数的数字信号。
[0015]所述低位可以是格雷码。
[0016]所述低位和所述高位的至少一位可以是共用位。
[0017]所述数字信号可以通过所述共用位的低一位的值而被校正。
[0018]用于获取所述低位的所述斜坡信号和用于获取所述高位的所述斜坡信号可以具有不同的周期。
[0019]所述输入信号可以是从像素输出的信号且是由各所述像素提供的。
[0020]根据本发明的一个方面，提出一种成像装置，其包括:彼此层叠的上基板和下基板，所述上基板包括像素和比较单元，所述比较单元将来自所述像素的信号的电压与随时间变化的斜坡信号的斜坡电压进行比较，所述下基板包括存储单元，所述存储单元保持当所述比较单元的比较结果反转时的代码值，由所述存储单元进行的对所述代码值的保持被重复多次以产生具有预定位数的数字信号。
[0021]所述预定位数可以被分成高位和低位，且所述低位可以早于所述高位被获取，可以按照所述像素的参考电平的低位、所述像素的所述参考电平的高位、所述像素的信号电平的低位和所述像素的所述信号电平的高位这样的顺序来获取所述参考电平的信号和所述信号电平的信号，且所述参考电平的信号和所述信号电平的信号中的一者可以减去另一者以产生表示累积于所述像素中的电荷量的数字信号。
[0022]当获取所述参考电平的信号时的斜坡电压与当获取所述信号电平时的斜坡电压可以彼此不同。
[0023]当获取所述信号电平的高亮度侧的信号时所述斜坡信号的电压的变化可以比当获取低亮度侧的信号时所述斜坡信号的电压的变化更急剧，或当获取所述信号电平的所述高亮度侧的信号时所述代码值供给至所述存储单元的速度可以慢于当获取所述低亮度侧的信号时所述代码值供给至所述存储单元的速度。
[0024]所述高亮度侧的信号可以基于在所述斜坡信号的电压的变化急剧时的时间点或在所述代码值的供给速度改变时的时间点获取的信号与所述参考电平之间的差而被校正。
[0025]根据本发明的方面，提出一种电子装置，其包括:成像装置，所述成像装置包括上基板和下基板，所述上基板包括像素和比较单元，所述比较单元将来自所述像素的信号的电压与随时间变化的斜坡信号的斜坡电压进行比较，所述下基板包括存储单元，所述存储单元保持当所述比较单元的比较结果反转时的代码值，由所述存储单元进行的对所述代码值的保持被重复多次以产生具有预定位数的数字信号；和信号处理单元，所述信号处理单元对从所述半导体装置输出的图像信号进行信号处理。
[0026]根据本发明的方面，提出一种转换装置的转换方法，所述转换装置包括比较单元和存储单元，所述比较单元将输入信号的输入电压与随时间变化的斜坡信号的斜坡电压进行比较，且所述存储单元保持当所述比较单元的比较结果反转时的代码值，所述转换方法包括步骤:通过多次重复由所述存储单元进行的对所述代码值的保持，产生具有预定位数的数字信号。
[0027]在根据本发明一个方面的转换装置和转换方法中，输入信号的输入电压与随时间变化的斜坡信号的斜坡电压被相互比较，并且当比较结果反转时的代码值被保持。多次重复与所述保持有关的处理，并因此产生具有预定位数的数字信号。
[0028]在根据本发明一个方面的成像装置中，所述上基板与所述下基板彼此层叠，所述上基板包括像素和比较单元，所述比较单元将来自所述像素的信号的电压与随时间变化的斜坡信号的斜坡电压进行比较，所述下基板包括存储单元，所述存储单元保持当所述比较单元的比较结果反转时的代码值。多次重复由所述存储单元进行的对所述代码值的保持，并因此产生具有预定位数的数字信号。
[0029]在根据本发明一个方面的电子装置中，设置有含有所述成像装置的构造。
[0030]本发明的效果
[0031]根据本发明的一个方面，能够使与具有预定位数的数字信号的产生相关的电路构造小型化。
[0032]应注意，本发明的效果不限于上述效果，可以产生本说明书中说明的任何效果。
【附图说明】
[0033]图1说明了成像元件的结构。
[0034]图2说明了设置于上基板和下基板的电路。
[0035]图3示出了成像元件的电路构造。
[0036]图4说明了设置于上基板和下基板的电路。
[0037]图5示出了成像元件的电路构造。
[0038]图6说明了当比较晶体管反转时的时间。
[0039]图7说明了当比较晶体管反转时的时间。
[0040]图8示出了成像元件的电路构造。
[0041 ] 图9说明了读取操作。
[0042]图10说明了读取操作。
[0043]图11示出了成像元件的电路构造。
[0044]图12示出了成像元件的电路构造。
[0045]图13说明了读取操作。
[0046]图14说明了读取操作。
[0047]图15说明了高位与低位的组合。
[0048]图16说明了高位与低位的组合。
[0049]图17说明了高位与低位的组合。
[0050]图18说明了读取操作。
[0051]图19说明了读取操作。
[0052]图20示出了电子装置的结构。
【具体实施方式】
[0053]下面是本发明的实施方式(以下被称为实施例)的说明。将以下面的顺序进行说明。
[0054]1.分层型成像装置的结构
[0055]2.各层的电路布局的实施例
[0056]3.各层的电路布局的另一个实施例
[0057]4.锁存器数量减少的构造
[0058]5.电子装置
[0059]6.记录媒介
[0060]<分层型成像装置的结构>
[0061]图1示出了应用了本发明的成像装置的结构。本发明能够应用于分层型成像装置。分层型成像装置具有这样的结构:其中，使用其上形成有信号处理电路的芯片而不是像素部的支撑基板，且像素部重叠在芯片上。使用这样的结构，能够使成像装置的尺寸变小。
[0062]如图1所示，在上基板10上，布置有矩阵形式的像素21，且设置有驱动各像素21的像素驱动电路22。在下基板11上，在与各像素21相对应的位置布置有矩阵形式的ADC(A/D转换器)31。图1的示例示出了这样的构造:其中，四(2X2)个像素作为一个模块，且一个ADC 31处理一个模块的四个像素21。在这样的结构中，ADC 31并行地操作且各ADC 31在扫描四个像素的同时进行AD转换。
[0063]下基板11还安装有输出电路32、感测放大器33、V扫描电路34、时序发生电路35和DAC(D/A转换器)。ADC 31的输出经由感测放大器33和输出电路32输出至外部。与从像素21的读取有关的处理由像素驱动电路22和V扫描电路34进行，并且由时序发生电路35产生的时序控制。此外，DAC 36是产生斜坡信号的电路。
[0064]所述斜坡信号是被供给至ADC 31的比较器的信号。现在参照图2说明各ADC 31的内部结构。图2是示出了一个模块的像素21以及ADC31的框图。来自形成有四(2X2)个像素的一个模块的像素21的信号与ADC 31的比较器51中的斜坡信号的斜坡电压进行比较。
[0065]所述斜坡电压是从预定电压逐渐变低的电压，并且当斜坡电压开始下降且来自像素21的信号与斜坡电压相交时(当像素21的信号电压变得等于斜坡电压时)，比较器51的输出反转。比较器51的输出被输入至锁存电路52。锁存电路52具有这样的构造:其中，表示那个时刻的时间的代码值被输入至锁存电路52，且当比较器51的输出反转时的代码值被保持且稍后被读出。
[0066]图3是含有ADC 31的成像装置的电路图。图3示出了包含于图1所示的上基板10和下基板11中的各个电路。上基板10包括像素21，且上基板10的电路具有图3左边所示的结构。在这里，将说明四个像素共用一个浮动扩散(FD)的结构作为示例。
[0067]作为光电转换单元的光电二极管(ro) 101-1至101-4分别连接至传输晶体管(Trf) 102-1至102-4。以下，当不需要彼此区别光电二极管101-1至101-4时，光电二极管101-1至101-4被简称为光电二极管101。其它组件以同样的方式简称。
[0068]传输晶体管102-1至102-4均连接至浮动扩散(FD) 103。在被提供传输脉冲时，传输晶体管102通过光电二极管101中的光电转换而累积的信号电荷传输至浮动扩散103。
[0069]浮动扩散103起到将信号电荷转换成电压信号的电荷-电压转换单元的作用。复位晶体管(Rst) 104的漏极电极连接至电源电压Vdd的像素电源且其源极电极连接至浮动扩散103。在信号电荷从光电二极管101转移至浮动扩散103前，复位晶体管104将复位脉冲RST供给至栅极电极，从而使浮动扩散103的电压复位至复位电压。
[0070]放大晶体管(Amp) 105的栅极电极连接至浮动扩散103且其漏极电极连接至电源电压Vdd的像素电源。在经由复位晶体管104复位后，浮动扩散103的电压被输出作为复位电平，且在传输晶体管102传输信号电荷后，浮动扩散103的电压又被输出作为信号电平。
[0071]放大晶体管105与设置于下基板11的负载M0S 121组成一对作为源极跟随器进行操作，并且将表示浮动扩散103的电压的模拟信号传输至下基板11的比较器51。
[0072]比较器51能够由差分放大电路形成。比较器51包括差分晶体管对单元、负载晶体管对单元和电流源单元145。差分晶体管对单元包括晶体管141和144。负载晶体管对单元设置于电源侧并且包括用作差分晶体管对单元的输出负载的晶体管142和143。电流源单元145设置在地(GND)侧并且供给恒定操作电流。
[0073]晶体管141和144的源极共同连接至电流源单元145的晶体管的漏极，且晶体管141和