Mimo-ofdm系统的联合同步硬件实现方法
【技术领域】
[0001] 本发明设及无线通信，尤其是设及一种MIMO-OFDM系统软同步的硬件实现方法。
【背景技术】
[0002] MIMO(Multiple-Input Multiple-Ou化Ut,多输入多输出系统）系统在第四代移动 通信技术标准中开始被采用，同时也已广泛应用于高速无线局域网(WLAN)的标准协议中， 是IEEE 802. lln/ac协议的核屯、内容，利用该技术可成倍提高无线信道容量。与此同时，多 天线接收给定时同步技术带来了困难。不同天线上的接收信号之间存在的延时会影响同步 的成功率，多路信号同时同步也会增加漏帖率。OFDM(化thogonal Frequen巧Division Multiplexing,正交频分复用技术），是多载波调制技术的一种，在高速无线局域网传输技 术中被广泛应用，是IE邸802. lln/ac协议的另一核屯、内容。OFDM技术可W有效消除符号间 干扰(ISI)，但多径干扰会破坏子载波之间的正交性，从而产生子载波干扰(ICI)。引入带有 循环前缀的保护间隔可W有效对抗ICI干扰，但运对于OFDM系统接收机的同步要求较高，尤 其是定时同步，如果定时同步不够精确，超出循环前缀的保护范围，将会引起系统性能的大 幅度下降。
[0003] MIMO-O抑M系统的数据传输为突发性的，因此一般利用前导序列来实现同步算法。 图1所示的是IE邸802. Ilac协议的帖结构，其中字段分别用于接收信号的帖 同步过程和符号同步过程。目前已有文献中提出了基于短训练序列实现帖定时同步和长训 练序列实现符号定时同步的全面算法。在时域中，STF字段包含10个重复的0.祉S码元，具有 周期性。在40MHz带宽的情况下，STF字段长度为320比特，周期为32比特，鉴于此特性，STF字 段的延时32点的互相关可等效为自相关，多数同步算法均利用了运一特性。
[0004] FPGA(Filed-Programmat)Ie Gate Array,现场可编程口阵列）是最常用的硬件开 发半定制电路。众多与之相关的辅助开发产品也加速了 FPGA的更新发展的脚步，其开发范 围也更加广泛。利用National Inshuments(NI)公司提供的PXI平台进行MIMO-CFDM系统的 FPGA开发，打破了使用硬件编程语言进行FPGA开发的传统，NI的LabVIEW基于图形语言的编 程思想使得硬件开发更加便捷，开发周期大大缩短，使得硬件开发人员可W将更多精力放 在算法实现上，而非硬件语言的学习及底层实现上。
[0005] 在多路天线同时进行同步时，会有一个比较突出的问题，由于信道和噪声的影响， 可能出现某一次接收时一些接收天线同步成功，而另一些天线同步失败的情况。在运种情 况下，如果多天线单独判断是否同步成功，则会导致天线之间信号不同步，经逆流解析后无 法得到正确的数据，接收出错;如果有天线同步失败就判断该次接收不成功，丢弃数据，漏 帖率会显著上升，降低信道吞吐率，如图2所示;如果有天线同步成功就判断该次接收成功， 保存数据进行后续处理，则会得到一些信噪比低的数据，可能降低接收数据误比特率。因此 在多天线联合同步时，选取合适的法则，在误码率和漏帖率之间均衡，判断是否接收当前数 据是同步过程中重要的一步。
【发明内容】
[0006] 发明目的：针对现有技术中多天线同步在硬件实现中遇到的问题，本发明旨在提 供一种MIMO-OFDM系统软同步的硬件实现方法。
[0007] 技术方案:一种MIMO-O抑M系统软同步的硬件实现方法，包括如下步骤：
[0008] (1)获取M路接收天线接收的信号并汇合为待处理数据；
[0009] (2)利用前向差分相关算法分别对M路数据同时进行同步；
[0010] (3)计算M路数据的自相关值，利用平台效应去除伪峰值；
[0011] (4)将代价函数作用于M路数据，W代价函数为依据进行联合评估，软判决是否同 步成功。
[0012] 进一步的，步骤(1)具体包括如下子步骤：
[0013] (1.1)发射机将基带信号数据进行封装，通过M个发射天线将M路数据信号发送出 去，信号采样频率大于=倍奈奎斯特采样频率;在接收机端，对M路接收天线接收的信号进 行A/D转换，将连续信号离散化，再将信号采样频率降至原信号频率；
[0014] (1.2)将M路接收天线接收的信号通过FPGA间通信汇合为待处理数据。
[0015] 进一步的，步骤(2)具体包括如下子步骤：
[0016] (2.1)定义P(n)为n时刻接收信号r(n)分别与前D时刻及前2D时刻接收信号L点相 关运算之差：
[001引（2.2)STF字段WD为周期，当r(n+m-D)的L点具位于STF字段而r(n+m-2D)的L点具 位于STF字段W外时，I P(n) I函数达到峰值，将该时刻定义为T，则T正位于STF字段起始字段 前D点，
[0019] 下=3巧11背 X(I^n)I);
[0020] (2.3)设定一组口限阔值1：虹61,化1"62捜索|?(11)|的峰值，当|?(]1)|高于1：虹61时开 始捜索，低于thre2时结束，利用计数器记录该段数据长度Iengthi，峰值时刻信号的索引位 置化W及该时刻到峰值捜索结束之间的延时delayi，i为天线编号。
[0021] 进一步的，步骤(3)具体包括如下子步骤：
[0022] (3.1)定义R(n)为n时刻接收信号r(n)的L点自相关，S(n)为n时刻接收信号r(n)与 前D时刻接收信号L点相关运算，S(n)有平台效应，所述平台效应即当参与相关运算的数据 均位于STF字段时，S(n)等效为自相关，与R(n)的值相当；随着位于STF字段数据的减少，S (n)的值逐渐降低，直至接近0;
[0025] (3.2)利用上述S(n)的平台效应，去除数据字段的伪峰值，设置常数参数a,当S(n) 〉a*R(n)且持续一段时间T时，则此时接收信号位于STF字段，即在步骤(2.3)中捜索得到的 峰值有效，所述T的范围为D < T < 2D。
[0026] 进一步的，步骤(4)具体包括如下子步骤：
[0027] (4.1)选取加权函数F(CO)对多路信号的Iengthi进行加权操作，设置阔值A，当加 权函数F( ? )〉A时同步成功，否则同步失败，
[0029] (4.2)同步成功则依据(2.3)的结果选取有效的delayi对每路信号进行延时调整， 获得下个模块的待处理数据。
[0030] 有益效果:本发明应用于多天线接收系统同步算法中，通过代价函数对多路信号 进行联合同步，一方面不因个别天线上同步失败认为该次接收失败，避免了漏帖率较高的 情况，降低了信道的有效容量;另一方面，也不因个别天线上同步成功就直接接收数据，避 免获得的数据信噪比低而导致误比特率上升的情况;本发明通过在联合同步时进行综合判 断，能够有效的降低系统的漏帖率，并且具有更低的误比特率;此外，通过STF字段的平台效 应去除伪峰值也提高了同步的准确性。
【附图说明】
[0031] 图1为IE邸802. Ilac协议物理层帖结构示意图；
[0032] 图2为峰值位置时数据相关运算示意图；
[0033] 图3为本发明单个天线同步流程图；
[0034] 图4为本发明多个天线联合同步流程图；
[0035] 图5为本发明阔值与误码率关系图；
[0036] 图6为本发明阔值与漏帖率关系图；
[0037] 图7为本发明与现有技术的漏帖率对比图。
【具体实施方式】
[0038] 下面结合附图与实际硬件设计对本发明作进一步的说明，本实施例中联合同步计 算是在XILINX公司生产的Vbtex-S型FPGA上完成的，WNI公司的LabVIEW2013为硬件开发 工具，基于IE邸802.1 Iac协议，发射天线M个，接