非挥发性存储单元及其制作方法
【技术领域】
[0001]本发明涉及一种非挥发性存储器，尤其是涉及一种分栅式(split gate)非挥发性存储器以及其制作方法。
【背景技术】
[0002]分栅式非挥发性存储器元件是业界熟知的存储器结构。举例来说，美国专利公告号7，927，994公开了一种分栅式非挥发性存储单元，基于各个方面的考虑，其相关说明并于文中作为本发明的参考资料。图1绘示出在一半导体基材12上形成这类分栅式存储单元的范例。源极区域16与漏极区域14为形成在基材12中的扩散区域，其间界定出一通道区域18。存储单元包含四种导体栅极:一浮置栅22设在一部分的通道区域18上以及一部分的源极区域16上并与之绝缘，一控制栅26设在浮置栅22上方并与之绝缘，一抹除栅24设在源极区域16上方并与之绝缘，以及一选择栅20设在一部分的通道区域18上方并与之绝缘。一接触导体10可形成来电连接漏极区域14。在这类存储单元中，选择栅20是单条的导线(其通常称为字线)，其对应整列(row)的存储单元，并会延伸经过多条存储单元栏位。
[0003]—般的现有作法中，选择栅20是经由先形成一多晶硅材料层再进行光刻蚀刻制作工艺的方式制作而成，然而以这样常规方式来制作左右对称的双选择栅结构时，所形成的双选择栅会因为光刻制作工艺的对准误差(misalignment)之故而导致宽度不一致，进而影响到电性表现，特别是在元件的尺寸越来越小的情况下，这样的现象会越来越严重。故此，目前业界有必要改良现有双选择栅制作工艺以解决此问题。
【发明内容】
[0004]为了解决上述现有问题，本发明提出了一种新颖的存储单元制作方法，其中采用了共形的多晶硅层加上全面性蚀刻(blanket etching)的方式来取代传统以光刻蚀刻方式形成选择栅(即字符线)结构的作法，以此方式可以有效避免光刻制作工艺的对准误差问题，以更为精确地控制双选择栅的宽度并改善其电性表现。
[0005]根据本发明一态样，其提出了一种非挥发性存储单元，包含一基底、一抹除栅设在该基底上且具有一平坦顶面、两浮置栅分别设在该抹除栅两侧、两控制栅分别设在该两浮置栅上、以及两选择栅分别设在该两浮置栅外侧，其中该两选择栅具有倾斜的顶面且相互对称。
[0006]根据本发明另一态样，其提出了一种非挥发性存储单元的制作方法，包含提供一基底、在该基底上形成两堆叠结构，其中该堆叠结构包含浮置栅与控制栅、在该基底与该两堆叠结构上形成一共形的多晶硅层、进行一全面性蚀刻制作工艺去除一预定厚度的多晶硅层，进而在该两控制栅外侧分别形成两选择栅，其中该两选择栅具有倾斜的顶面且互相对称、在该基底以及该两选择栅上形成一覆盖氧化层并裸露出该两堆叠结构之间的该多晶硅层；以及以该覆盖氧化层为掩模对该两堆叠结构之间的该多晶硅层进行一蚀刻制作工艺，以在该两控制栅之间形成一抹除栅。
[0007]无疑地，本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后将变得更为显见。
【附图说明】
[0008]本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中:
[0009]图1为现有技术中一分栅式非挥发性存储单元的截面示意图；
[0010]图2-图10为本发明优选实施例中一分栅式非挥发性存储单元的制作流程的截面示意图。
[0011]需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
[0012]主要元件符号说明
[0013]10 接触导体
[0014]12 基材
[0015]14 漏极区域
[0016]16 源极区域
[0017]18 通道区域
[0018]20 选择栅
[0019]22 浮置栅(浮闸)
[0020]24 抹除栅
[0021]26 控制栅
[0022]100 基底
[0023]100A/100B/100C/100D 区域
[0024]101 浅沟槽隔离结构
[0025]103 第一氧化硅层
[0026]105 第一多晶娃层
[0027]105a 浮置栅
[0028]107 第二氧化硅层
[0029]109 第二多晶硅层
[0030]109a 控制栅
[0031]111 绝缘层
[0032]Illa 氧化硅
[0033]Illb 氮化硅
[0034]Illc 氧化硅
[0035]113 间隔壁
[0036]115 光致抗蚀剂
[0037]117间隔壁
[0038]119间隔壁
[0039]121源极区域
[0040]123漏极区域
[0041]125氧化层
[0042]127多晶硅层
[0043]129覆盖氧化层
[0044]131选择栅
[0045]131a顶面
[0046]133多晶硅结构
[0047]134牺牲性多晶硅层
[0048]135抹除栅
[0049]135a顶面
[0050]137覆盖氧化层
[0051]139栅极
[0052]S1/S2 堆叠结构
【具体实施方式】
[0053]在下文的细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节使该领域的一般技术人士得以具以实施。阅者需了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。此外，本领域的技术人士可能用不同的称呼来指称相同或类似的部件，如基材与晶片、载具或载板等，这类称呼上的差别并不影响或限定了本发明所欲请求的权利要求。
[0054]在对本发明优选实施例进行细节描述之前，首先要解释描述中可能会用到的某些词汇。
[0055]文中所用的「蚀刻」等词，其通常是用来描述一种将材料层图形化的一种制作工艺，使得蚀刻过后会保留至少一部分的该材料层。举例来说，硅晶的蚀刻动作可能会牵涉到图形化硅晶表面上的一掩模层(如光致抗蚀剂或是硬掩模)，之后去除未受到该掩模层保护的硅晶部分。如此，在蚀刻制作工艺过后受到掩模保护的硅晶区域能被保留住。然而，在其他例子中，蚀刻制作工艺也可能不使用掩模，但仍能保留住至少一部分的材料层。上述说明区分出「蚀刻」与「去除」两种动作。当蚀刻一材料层时，至少有部分的材料层在蚀刻过后会保留住。相反地，当去除一材料层时，基本上就是将该材料层完全去除。尽管如此，在某些实施例中，「去除」一词可被视为是含有蚀刻制作工艺的广义动作。
[0056]再者，文中的描述可能会提到基底上用来制作半导体元件的多种区域，需了解这类区域可界定在基材上的各处且不互相排除。意即，在某些实施例中，一或多个该些区域不会可能会重叠。尽管文中描述了三个以上的这类型区域，需了解到基材上是可能存在有任意数目的这类型区域的，且会将该些区域指定成某些元件或材料类型。一般来说，这些区域将可方