一种主动发光显示器件像素电路及其驱动方法
【技术领域】
[0001] 本发明涉及半导体技术领域，尤其涉及一种主动发光显示器件像素电路及其驱动 方法。
【背景技术】
[0002] 主动发光器件，如AMOLED显示技术因其高色度域，高响应速度，更轻薄等特点，目 前正取代IXD技术而逐渐成为下一代显示技术领域有力的竞争者。目前采用LTPS器件驱 动的AMOLED显示技术已经量产。目前很多研宄机构也研宄在单晶硅衬底上做单晶硅MOS 管驱动的AMOLED或AMLED器件的技术。另外，也有很多研宄机构在研宄非晶硅和氧化物半 导体驱动AMOLED的量产可行性。
[0003] 由于金属走线必然存在的电阻，因此，主动发光器件需要的电流在金属线上传输 时会产生电压降。导致阴极和阳极电压在显示区域内产生不均一性。传输线长的区域的电 压降比较大。阴极阳极的电压影响驱动管的Vgs电压，导致驱动电流的不均一性进而导致 显示亮度的不均一性。另一方面，同样的一个显示颜色，因整体显示内容的不同而不同，因 此，色彩还原性差。
[0004] 目前改善不均一性的办法是，增加阴极/阳极的电压，增加Vgs，从而降低电压降 在Vgs中的比例，进而控制亮度均一性。另外一方面，减小驱动晶体管的宽长比，以平衡增 加Vgs电压带来电流的增加。这种办法可以改善亮度不均一性，但是，会大幅增加功耗。也 无法改变色彩还原性差的问题。
【发明内容】
[0005] 本发明提供了一种主动发光显示器件像素电路及其驱动方法，用以实现显示的均 一性和色彩还原性不受电压降影响。同时，因为电路不需要考虑电压降导致的均一性的问 题，可以大大降低阴极与阳极之间的电压值，使功耗可以大为降低。
[0006] 本发明实施例提供一种主动发光显示器件像素电路，至少包括状态写入晶体管 T1，状态存储电容Cs，驱动晶体管T4,发光器件0LED，所述状态存储电容Cs的一端通过第一 晶体管T3与第一电压信号相连接、通过第二晶体管T2与第二电压信号相连接；其中，所述 第一电压信号为给所述发光器件0LED提供电流的阳极电压源或阴极电压源；所述第二电 压信号为不给所述发光器件0LED提供电流的独立电源；所述第一晶体管T3的栅极与第一 信号线连接，所述第二晶体管T2的栅极与第二信号线连接；
[0007] 所述状态存储电容Cs的另一端分别与所述状态写入晶体管T1的第一电极、所述 驱动晶体管T4的栅极相连接；
[0008] 所述状态写入晶体管T1的栅极与栅极扫描信号线Gate相连接，所述状态写入晶 体管T1的第二电极与数据信号Data线连接；
[0009] 所述驱动晶体管T4的第一电极与所述第一电压信号相连接，所述驱动晶体管T4 的第二电极与所述发光器件的相连接。
[0010] 进一步地，所述第二晶体管T2的第一电极与所述第二电压信号相连接、第二电极 与所述状态存储电容Cs的一端相连接，以使所述状态存储电容Cs的状态更新时，所述状态 存储电容Cs的一端因所述第二晶体管T2的打开而写入第二电压信号；
[0011] 所述第一晶体管T3的第一电极与所述第一电压信号相连接、第二电极与所述状 态存储电容Cs的一端相连接，以使所述状态存储电容Cs的状态保持时，使得所述状态存储 电容Cs的一端因所述第一晶体管T3的打开而写入第一电压信号。
[0012] 进一步地，所述第二电压信号的电压vdd(l与所述阳极电压源或阴极电压源未经过 走线衰减时的电压值相等；
[0013] 所述第一电压信号的电压vddi与所述阳极电压源或阴极电压源经过走线衰减后的 电压值相等。
[0014] 进一步地，所述第一信号线为发光控制信号线EMIT ;所述第二信号线为栅极扫描 信号线Gate。
[0015] 进一步地，还包括与所述发光器件OLED串联的发光控制晶体管T5,所述发光控制 晶体管T5的栅极与第一信号线连接，所述发光控制晶体管T5的第一电极与所述驱动晶体 管T4的第二电极连接。
[0016] 进一步地，所述第一电压信号为给所述发光器件OLED提供电流的阳极电压源时， 所述驱动晶体管T4的第二电极与所述发光器件OLED的阳极相连接；或者，
[0017] 所述第一电压信号为给所述发光器件OLED提供电流的阴极电压源时，所述驱动 晶体管T4的第二电极与所述发光器件OLED的阴极相连接。
[0018] 基于相同的发明构思，本发明实施例还提供一种主动发光显示器件像素电路，包 括上述像素电路。
[0019] 进一步地，还包括用于补偿所述驱动晶体管阈值电压的补偿电路，所述补偿电路 至少与所述第一电压信号、所述状态存储电容、所述驱动晶体管和所述发光器件连接。
[0020] 本发明实施例还提供一种主动发光显示器件像素电路的驱动方法，应用于主动发 光显示器件像素电路，具体包括：
[0021] 数据写入阶段，在所述第一信号线上施加的信号致使所述第一晶体管T3关闭、在 所述第二信号线上施加的信号致使所述第二晶体管T2打开、在所述栅极扫描信号线Gate 上施加的信号致使所述状态写入晶体管T1打开，所述第二晶体管T2的打开致使所述状态 存储电容Cs的一端写入第二电压信号，所述状态写入晶体管T1的打开致使数据信号Data 写入所述状态存储电容Cs的另一端；所述状态存储电容Cs的存储状态更新后，所述状态存 储电容Cs所存储的电压为V Data-VddQ;
[0022] 发光阶段，在所述第一信号线上施加的信号致使所述第一晶体管T3打开、在所述 第二信号线上施加的信号致使所述第二晶体管T2关闭，所述第一晶体管T3的打开致使所 述状态存储电容Cs的一端写入所述第一电压信号，所述状态存储电容Cs在所述数据写入 阶段所存储的电压为V Data-Vdd(l，致使所述状态存储电容Cs另一端的电压为VData-V dd(l+Vddi，所 述驱动晶体管T4的第一电极与所述第一电压信号相连，致使所述驱动晶体管T4的栅源电 压为V Data_Vdd(l，所述驱动晶体管T4的栅源电压致使所述驱动晶体管T4打开，所述驱动晶体 管T4打开后所产生的驱动电流致使所述发光器件OLED发光；
[0023] 其中，所述第一电压信号的电压为Vddi，所述第二电压信号的电压为Vdd(l，所述数据 信号的电压为vData。
[0024] 进一步地，数据写入阶段，在发光控制信号线EMIT上施加的信号致使所述第一晶 体管T3关闭、在栅极扫描信号线Gate上施加的信号致使所述第二晶体管T2和所述状态写 入晶体管T1打开，所述第二晶体管T2的打开致使所述状态存储电容Cs的一端写入第二电 压信号，所述状态写入晶体管T1的打开致使数据信号Data写入所述状态存储电容Cs的 另一端；所述状态存储电容Cs的存储状态更新后，所述状态存储电容Cs所存储的电压为 ^Data ^ddO?
[0025] 发光阶段，在所述EMIT上施加的信号致使所述第一晶体管T3打开、在所述Gate 上施加的信号致使所述第二晶体管T2和所述状态写入晶体管T1关闭，所述第一晶体管T3 的打开致使所述状态存储电容Cs的一端写入所述第一电压信号，所述状态存储电容Cs在 所述数据写入阶段所存储的电压为V Data-Vdd(l，致使所述状态存储电容Cs另一端的电压为 VData_V dd(1+Vddi，所述驱动晶体管T4的第一电极与所述第一电压信号相连，致使所述驱动晶体 管T4的栅源电压为V Data-Vdd(l，所述驱动晶体管T4的栅源电压致使所述驱动晶体管T4打开， 所述驱动晶体管T4打开后所产生的驱动电流致使所述发光器件0LED发光。
[0026] 上述实施例中，状态存储电容Cs的一端通过第一晶体管T3与第一电压信号相连 接、通过第二晶体管T2与第二电压信号相连接，使得状态存储电容Cs的状态更新时，状态 存储电容Cs的一端因第二晶体管T2的打开而写入第二电压信号，状态存储电容Cs的状态 保持时，使得所述状态存储电容Cs的另一端因所述第一晶体管T3的打开而写入第一电压 信号；本发明利用第一晶体管T3和第二晶体管T2的开关作用，对第一电压信号在显示区域 因走线衰减产生的电压降进行补偿，使驱动晶体管T4的栅源电压差为固定值，即数据信号 与第二电压信号的电压差，因第二电压信号不给显示像素提供驱动电流，在显示区域没有 电压降，因此，流经发光器件的驱动电流与第一电压信号经走线衰减后的电压Vddi无关， 使得显示像素显示的均一性和色彩还原性不受整个显示内容或显示区域的影响，进一步实 现了整个像素电路独立稳定的驱动每个像素的显示，大大提高了显示均一性和显示色彩的 还原性。
【附图说明】
[0027] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其 他的附图。
[0028] 图1为传统PMOS AMOLED 2T1C像素电路说明图；
[0029] 图2为传统PMOS AMOLED 2T1C采用本发明改进后像素电路说明图；
[0030] 图3为传统带补偿和优化电路的电路图；
[0031] 图4为本发明应用于传统带补偿和优化电路的实施例的像素电路原理图；
[0032] 图5为本发明实施例提供的一种主动发光显示器件像素电路图；
[0033] 图6为附图5像素电路的时序图；
[0034] 图7为本发明实施例