电路包括上述实施例的像素电路中的状态写入晶体管T1，状态存储电容 Cs，驱动晶体管T4,发光器件OLED，第一晶体管T3和第二晶体管T2,还包括补偿电路801， 补偿电路801与第一电压信号V ddi、状态存储电容Cs、驱动晶体管T4、发光器件OLED连接， 补偿电路801用于补偿驱动晶体管T4的阈值电压，使经过发光器件OLED的驱动电流不受 驱动晶体管T4的阈值电压的影响。
[0083] 图8像素电路的驱动原理为：在数据写入阶段，在第一信号线Signal 1上施加的 高电平信号致使第一晶体管T3关闭、在第二信号线Signal 2上施加的低电平信号致使第 二晶体管T2打开、在栅极扫描信号线Gate上施加的低电平信号致使状态写入晶体管T1打 开，第二晶体管T2的打开致使状态存储电容Cs的一端写入第二电压信号（V dJ，状态写入 晶体管T1的打开致使Data信号写入补偿电路802,补偿电路802对写入的Data信号进行 补偿后写入状态存储电容Cs的另一端，（Data信号进行补偿后的信号记为V data'）状态存 储电容Cs的存储状态更新后，状态存储电容Cs所存储的电压为VData' _Vdd(l。
[0084] 在发光阶段，在第一信号线Signal1上施加的低电平信号致使第一晶体管T3打 开、在第二信号线Signal2上施加的高电平信号致使第二晶体管T2关闭、在栅极扫描信号 线Gate上施加的高电平信号致使状态写入晶体管T1关闭，第一晶体管T3的打开致使状态 存储电容Cs的一端写入第一电压信号，状态存储电容Cs在数据写入阶段所存储的电压为 W _Vdd(1，使得驱动晶体管T4的栅极电压为VData' -Vdd(l+Vddi，驱动晶体管T4的第一电极与第 一电压信号相连，致使驱动晶体管T4的栅源电压为V Data' -Vdd(l，驱动晶体管T4的栅源电压致 使驱动晶体管T4打开，驱动晶体管T4打开后所产生的驱动电流致使发光器件OLED发光； 其中，所述第一电压信号的电压为V ddi，所述第二电压信号的电压为Vdd(l，所述数据信号的电 压为VData。
[0085] 优选的，上述像素电路中的Signal 1为发光控制信号线EMIT，Signal 2为栅极扫 描控制信号线Gate。
[0086] 上述实施例中，通过补偿电路802模块对Data信号进行补偿，补偿或消除了驱动 晶体管的阈值电压，使经过发光器件的驱动电流不受驱动晶体管的阈值电压的影响。而状 态存储电容Cs的一端通过第一晶体管T3与第一电压信号相连接、通过第二晶体管T2与第 二电压信号相连接，使得状态存储电容Cs的状态更新时，状态存储电容Cs的一端因第二晶 体管T2的打开而写入第二电压信号，状态存储电容Cs的状态保持时，使得所述状态存储电 容Cs的另一端因所述第一晶体管T3的打开而写入第一电压信号；本发明利用第一晶体管 T3和第二晶体管T2的开关作用，对第一电压信号在显示区域因走线衰减产生的电压降进 行补偿，使驱动晶体管T4的栅源电压差为固定值，即数据信号与第二电压信号的电压差， 因第二电压信号不给显示像素提供驱动电流，在显示区域没有电压降，因此，流经发光器件 的驱动电流与第一电压信号经走线衰减后的电压Vddi无关，使得显示像素显示的均一性 和色彩还原性不受整个显示内容或显示区域的影响。
[0087] 实施例4
[0088] 下面结合具体的实施例对图8像素电路进行详细说明，如图9 (参见原申请文件的 图9,为了使图9和本申请其他图中相同作用的晶体管编号保持一致，图9部分晶体管的编 号与原申请文件的图9相比有改动）所示的一种AMOLED - LTPS产品的8T1C像素电路，该 像素电路中包括上述实施例中的状态写入晶体管T1，状态存储电容Cs，驱动晶体管T4,发 光控制晶体管T5,发光二极管OLED，第一晶体管T3和第二晶体管T2,还包括晶体管T6, T7、 T8构成。其中，晶体管T3、T5和T6的栅极与第一信号线signal 1连接，第二晶体管T2的 栅极与第二信号线signal 2连接，晶体管T1和T8的栅极依次与第三信号线signal 3连 接，晶体管17的栅极与第四信号线signal 4连接。晶体管T6、T8串接在第一电压信号与 状态存储电容Cs之间，晶体管17接在状态存储电容Cs和初始电压信号VRef之间。
[0089] 图9所示电路中，晶体管T2和T3对第一电压信号经走线衰减产生的电压降起补 偿作用，具体参见上述实施例，此处不再累述。晶体管17和T8构成的补偿电路对驱动管 T4的阈值电压起补偿作用。发光控制晶体管T5的作用是在数据写入阶段，在发光控制信 号线EMIT上施加的高电平信号致使发光控制晶体管关闭，因此发光器件不发光，这样避免 了 OLED在驱动晶体管T4阈值电压补偿过程中的异常发光，从而保证显示像素在显示状态 交替时，OLED的工作状态不会影响其正常工作时的显示效果。
[0090] 图9所示像素电路的时序图参照图10 (以PMOS像素电路为例），根据时序图，该像 素电路的驱动过程包括初始化阶段a，数据写入阶段b和发光阶段c。
[0091] 具体的，在初始化阶段，在第一信号线Signal 1上施加的高电平信号致使晶体管 T3、T5和T6关闭，在第二信号线Signal 2上施加的低电平信号致使晶体管T2打开、状态 存储电容Cs的一端写入第二电压信号VddO,在第三信号线Signal 3上施加的高电平信号 致使晶体管T1和T8关闭，在第四信号线Signal 4上施加的低电平信号致使晶体管17打 开、状态存储电容Cs另一端写入初始电压信号VRef，状态存储电容Cs开始充电；
[0092] 在数据写入阶段，在第三信号线Signal 3上施加的低电平信号致使状态写入晶 体管T1以及晶体管T8打开，状态写入晶体管T1打开后数据信号Data写入驱动晶体管 T4的源极，晶体管T8打开后状态存储电容Cs开始放电，对写入的数据信号Data进行补偿 后写入状态存储电容Cs与驱动晶体管T4栅极连接的一端，Data信号补偿后记为V data'， W = Vdata+Vth。状态存储电容Cs的存储状态更新后，状态存储电容Cs所存储的电压为 ^Data _^dd0°
[0093] 在发光阶段，在第一信号线Signal 1上施加的低电平信号致使晶体管T3、T5和T6 打开，晶体管T3的打开使得状态存储电容Cs的一端写入固定电位第一电压信号V ddi，因在 数据写入阶段状态存储电容Cs所存储的电压为VData' -Vdd(l，致使状态存储电容Cs状态更新 后的电位为VData' -Vdd(1+Vddi，即驱动晶体管T4的栅极电压为VData' -Vdd(1+Vddi，而晶体管T6的 打开使得驱动晶体管T4的源极电压为Vddi，因此驱动晶体管T4的栅源电压为：
[0094] Vgs = (Vdata' _VddQ+Vddi) _Vddi = V data' _VddQ= V data+Vth-VddQ，驱动晶体管 T4 的栅源电 压致使驱动晶体管T4打开，驱动晶体管T4打开后所产生的驱动电流致使发光器件正常发 光。
[0095] 因驱动电流的计算公式为：，因驱动晶体管T4的栅源 电压为Vgs = Vdata+Vth-VddO,因此，所产生的驱动电流为：
[0096]
[0097] 上述实施例中，通过对Data信号进行补偿，补偿或消除了驱动晶体管的阈值电压 Vth，使经过发光二极管的驱动电流不受驱动晶体管的阈值电压的影响。
[0098] 上述实施例中，将状态存储电容Cs的一端通过第一晶体管T3与第一电压信号相 连接、通过第二晶体管T2与第二电压信号相连接，使得状态存储电容Cs的状态更新时，状 态存储电容Cs的一端因第二晶体管T2的打开而写入第二电压信号，状态存储电容Cs的状 态保持时，使得所述状态存储电容Cs的另一端因所述第一晶体管T3的打开而写入第一电 压信号；本发明利用第一晶体管T3和第二晶体管T2的开关作用，对第一电压信号在显示区 域因走线衰减产生的电压降进行补偿，使驱动晶体管T4的栅源电压差为固定值，即数据信 号与第二电压信号的电压差，因第二电压信号不给显示像素提供驱动电流，在显示区域没 有电压降，因此，流经发光器件的驱动电流与第一电压信号经走线衰减后的电压V ddi无关， 使得显示像素显示的均一性和色彩还原性不受整个显示内容或显示区域的影响。
[0099] 实施例5
[0100] 由于非晶硅或IGZ0器件存在阀值电压漂移的问题，即长时间驱动管正向栅压加 载后，TFT器件会存在特性上的阀值电压漂移的现象。现有技术中具有优化功能的主动发 光像素电路还包括双驱动管交流驱动电路，采用双管交替驱动的方式，来消除阀值电压漂 移的现象，如图11所示（原申请文件的图6)。但是此双驱动管交流驱动电路中依然存在着 驱动晶体管的栅源电压差受整体显示内容和显示区域电压降的影响。
[0101] 为了得到显示像素显示的均一性和色彩还原性不受整个显示内容或显示区域的 电压降的影响，也不受阈值电压漂移的影响的像素电路，本发明实施例提供一种如图12所 示的（原申请文件的图7)双驱动管交流驱动电路，包括状态写入晶体管T1和T6,状态存储 电容C1和C2,驱动晶体管T4和T5,发光控制晶体管17,发光二极管D1，还包括上述实施例 中的晶体管T2和T3,以及设置一条不给显示像素提供驱动电流的第二电压信号（原申请文 件中的独立电源）V dd(l，使得存储电容C1或C2原来接阳极电压源Vddi的一端，通过两个晶体 管开关T2和T3分别连接到V dd(l和V ddi。该像素电路使得双管（T4和