一种阵列基板及其制备方法、显示装置及其控制方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置及其控制方法。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，简称LCD)具有体积小、功耗低、无福射等特点，在当前的显示器市场中占据主导地位。
[0003]近年来，大尺寸、高分辨率的液晶显示器成为一个主要的发展趋势。具体的，液晶显示器包括液晶显示面板和背光源，液晶显示面板包括阵列基板、对盒基板、位于二者之间的液晶层。其工作原理主要是利用像素电极和公共电极之间的电场来控制液晶分子的排列状态，以控制背光源发出的光经液晶层后的出光量，从而显示所需的显示图像。
[0004]其中，位于阵列基板上的像素电极的电压一般通过数据线接入，公共电极被全部电联接起来，其电压通过公共电极线接入。
[0005]然而，大尺寸液晶显示器中公共电极均一性较差造成电阻的不均，会导致公共电极的电压在面内分布不均匀，一方面会引起面内闪烁(Flicker)不均，另一方面会产生直流残留，从而使取向膜(PI)极化最终导致残像，影响画面品质。此外，公共电极与阵列基板上的数据线之间的耦合作用，会对公共电极的电压有拉动作用，由于公共电极的电压本身不均，且该拉动作用产生的效果不相同，因而会导致红&蓝像素亮度降低，绿像素亮度升高，最终产生画面发绿现象。
[0006]目前，改善上述问题的方法是对公共电压进行一定的补偿调制。然而由于所有公共电极相连的缘故，将该补偿调制方法应用于大尺寸液晶显示面板中，只能改善Feedthough电压(AVp，即输入的公共电压与公共电极实际的电压的差值)在大尺寸面板局部造成的影响，并不能全部改善整个面板。
【发明内容】
[0007]本发明的实施例提供一种阵列基板及其制备方法、显示装置及其控制方法，可改善现有技术中出现的闪烁、残像、画面发绿等现象。
[0008]为达到上述目的，本发明的实施例采用如下技术方案:
[0009]第一方面，提供一种阵列基板，所述阵列基板包括显示区和外围布线区，所述显示区分为多个区域；同一所述区域中包含的所有像素中的公共电极电联接为一体；不同所述区域之间的公共电极通过开关单元连接；所述阵列基板还包括与每个所述区域对应的控制线，所述控制线用于为本区域内的所述公共电极提供电压信号。
[0010]在第一方面的第一种可能的实现方式中，同一所述区域内的所述公共电极通过沿第一方向设置的第一公共电极线和/或沿第二方向设置的第二公共电极线电联接；其中，所述第一方向和所述第二方向交叉。
[0011]结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述开关单元包括第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一有源层、第一源极和第一漏极；所述第一源极和所述第一漏极分别与不同所述区域中的所述公共电极电联接。
[0012]结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第一薄膜晶体管设置于不同所述区域中相邻行或列像素之间。
[0013]结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述像素包括第二薄膜晶体管和像素电极，所述第二薄膜晶体管包括第二栅极、第二有源层、第二源极和第二漏极；所述第二栅极与栅线电联接，所述第二源极与数据线电联接，所述第二漏极与所述像素电极电联接；所述阵列基板包括沿第一方向设置的第一公共电极线和沿第二方向设置的第二公共电极线；其中，所述第一公共电极线与所述栅线平行；所述第一栅极、所述第二栅极、所述栅线和所述第一公共电极线同层设置。
[0014]结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述第一源极和所述第一漏极与所述像素电极同层设置；或者，所述第一源极和所述第一漏极与所述第二源极和所述第二漏极同层设置；其中，所述第一源极和所述第一漏极均为条形，其一端均与所述第一薄膜晶体管的第一有源层连接，另一端分别与不同区域中的所述第一公共电极线电联接。
[0015]结合第一方面的第四种可能的实现方式，在第六种可能的实现方式中，所述第二公共电极线与所述数据线平行，所述第二公共电极线与所述数据线、所述第二源极和所述第二漏极同层设置；或者，所述第二公共电极线与所述像素电极同层设置。
[0016]结合第一方面的第四种可能的实现方式，在第七种可能的实现方式中，所述控制线与本区域内的所述第一公共电极线或所述第二公共电极线电联接。
[0017]结合第一方面的第七种可能的实现方式，在第八种可能的实现方式中，所述控制线与所述数据线平行且同层设置。
[0018]结合第一方面的第四种可能的实现方式，在第九种可能的实现方式中，所述第一有源层和所述第二有源层同层设置且材料相同。
[0019]结合第一方面的第二种可能的实现方式，在第十种可能的实现方式中，所述第一栅极为条形，且所述第一栅极延伸到所述外围布线区，通过设置在所述外围布线区的走线为所述第一栅极提供信号。
[0020]在第一方面的第十一种可能的实现方式中，与所述外围布线区紧邻的所述区域所对应的所述控制线设置于所述外围布线区。
[0021]第二方面，提供一种显示装置，包括上述第一方面的阵列基板。
[0022]第三方面，提供一种阵列基板的制备方法，所述阵列基板包括显示区和外围布线区，所述显示区分为多个区域；
[0023]所述制备方法包括:在每个像素中形成公共电极，同一所述区域中包含的所有像素中的所述公共电极电联接为一体，并形成使不同所述区域之间的所述公共电极连接的开关单元；形成与每个所述区域对应的控制线，所述控制线用于为本区域内的所述公共电极提供电压信号。
[0024]在第三方面的第一种可能的实现方式中，在每个像素中形成公共电极，同一所述区域中包含的所有像素中的所述公共电极电联接为一体，包括:形成位于每个像素的所述公共电极，以及沿第一方向的第一公共电极线和沿第二方向的第二公共电极线，同一所述区域内的所述公共电极通过所述第一公共电极线和/或所述第二公共电极线电联接为一体；其中，所述第一方向和所述第二方向交叉；
[0025]形成所述开关单元，包括:形成位于不同所述区域中相邻行或列像素之间的第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一有源层、第一源极和第一漏极；其中，所述第一源极和所述第一漏极分别与不同所述区域中的所述公共电极电联接；
[0026]所述方法还包括:形成位于每个像素中的第二薄膜晶体管和像素电极，所述第二薄膜晶体管包括第二栅极、第二有源层、第二源极和第二漏极，并形成与所述第二栅极电联接的栅线，与所述第二源极电联接的数据线；其中，所述第一公共电极线与所述栅线平行，所述第一栅极、所述第二栅极、所述栅线和所述第一公共电极线通过同一次构图工艺形成。
[0027]结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一薄膜晶体管与所述第二薄膜晶体管和所述像素电极同步形成；其中，所述第一源极和所述第一漏极与所述像素电极通过同一次构图工艺形成；或者，所述第一源极和所述第一漏极与所述第二源极和所述第二漏极通过同一次构图工艺形成；所述第一源极和所述第一漏极均为条形，其一端均与所述第一薄膜晶体管的第一有源层连接，另一端分别与不同区域中的所述第一公共电极线电联接。
[0028]结合第三方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第二公共电极线与所述数据线平行，所述第二公共电极线与所述数据线、所述第二源极和所述第二漏极通过同一次构图工艺形成，或者，所述第二公共电极线与所述像素电极通过同一次构图工艺形成。
[0029]结合第三方面的第二种可能的实现方式，在第四种可能的实现方式中，所述控制线与所述数据线平行且通过同一次构图工艺形成。
[0030]第四方面，提供一种上述第二方面的显示装置的控制方法，包括:向所述阵列基板的预定范围内的开关单元输入信号，使所述预定范围内的不同区域中的公共电极电联接；通过与所述预定范围对应的至少一个控制线向本预定范围内的所述公共电极输入公共电压信号。
[0031]在第四方面的第一种可能的实现方式中，在所述开关单元包括第一薄膜晶体管的情况下，向所述阵列基板的预定范围内的开关单元输入信号，包括:向所述阵列基板的预定范围内的所述第一薄膜晶体管的第一栅极输入信号。
[0032]在第四方面的第二种可能的实现方式中，通过与所述预定范围对应的至少一