。
[0065]此处，为了避免第一公共电极线102对阵列基板开口率的影响，可以将其设置在显示区01的不设置有像素电极60的位置。
[0066]进一步优选的，第一源极2012和第一漏极2013与像素电极60同层设置；或者，第一源极2012和第一漏极2013与第二源极和所述第二漏极同层设置。
[0067]其中，第一源极2012和第一漏极2013均为条形，其一端均与第一薄膜晶体管201的第一有源层连接，另一端分别与不同区域10中的第一公共电极线102电联接。
[0068]S卩，通过一次构图工艺形成第一源极2012、第一漏极2013和像素电极60，或者通过一次构图工艺形成第一源极2012和第一漏极2013与第二源极和所述第二漏极。这样可避免构图工艺次数的增加。
[0069]进一步的，第一公共电极线102设置于第一薄膜晶体管201和像素电极60之间。
[0070]优选的，参考图4所示，第二公共电极线103与数据线80平行，第二公共电极线103与数据线80、第二源极和第二漏极同层设置；或者，第二公共电极线103与像素电极60
同层设置。
[0071]S卩，通过一次构图工艺形成第二公共电极线103与数据线80、第二源极和第二漏极，或者通过一次构图工艺形成第二公共电极线103与像素电极60。这样可避免构图工艺次数的增加。
[0072]优选的，参考图4所示，控制线30与本区域10内的第一公共电极线102电联接，以减少对显示的影响。当然，控制线30也可与本区域10内的第二公共电极线103电联接。
[0073]进一步优选的，控制线30与数据线80平行且同层设置。
[0074]S卩，通过一次构图工艺形成控制线30和数据线80。这样可避免构图工艺次数的增加。
[0075]此处，可将控制线30设置在相邻像素电极60之间，以避免影响开口率。
[0076]优选的，第一半导体有源层和第二半导体有源层同层设置且材料相同。
[0077]S卩，通过一次构图工艺形成第一半导体有源层和第二半导体有源层。这样可避免构图工艺次数的增加。
[0078]本发明实施例还提供一种显示装置，包括上述的阵列基板。
[0079]上述显示装置具体可以是液晶显示装置，包括液晶显示面板，可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。
[0080]本发明实施例还提供一种上述阵列基板的制备方法，参考图1所示，所述阵列基板包括显示区01和外围布线区02，显示区01分为多个区域10 ;所述制备方法包括:在每个像素中形成公共电极101，同一区域10中包含的所有像素中的公共电极101电联接为一体，并形成使不同区域10之间的公共电极101连接的开关单元20 ;形成与每个区域10对应的控制线30，控制线30用于为本区域内的公共电极101提供电压信号。
[0081]本发明实施例提供一种阵列基板的制备方法，通过将显示区01划分为多个区域10，使每个区域10中的所有公共电极101电联接为一体，并使不同区域10中的公共电极101通过开关单元20连接，可以有选择性的将不同区域10中的公共电极101电联接。基于此，可通过控制开关单元20使公共电极101电压一致区域的公共电极101电联接起来，并通过控制线30向这些电联接起来的区域10中的公共电极101分别输入相应的电压，便可实现对不同电联接起来区域10的公共电极101的补偿调制，以使所有区域的Feed though电压一致，从而整体上使所有公共电极101的电压均匀，进而改善现有技术中存在的闪烁、残像等问题。此外，由于每个区域10中的所有公共电极101都是分开设置在不同像素中，因而可以减小公共电极101与数据线之间的耦合作用效果，从而可以使公共电极101电压被数据线电压拉动的效果最小，进而可以改善画面发绿现象。
[0082]优选的，参考图4和图5所示，在每个像素中形成公共电极101，同一区域10中包含的所有像素中的公共电极101电联接为一体，具体可以通过如下方式实现:形成位于每个像素的公共电极101，以及沿第一方向的第一公共电极线102和沿第二方向的第二公共电极线103，同一区域10内的公共电极101通过第一公共电极线102和/或第二公共电极线103电联接为一体；其中，第一方向和第二方向交叉；
[0083]形成开关单元20，具体可以通过如下方式实现:形成位于不同区域10中相邻行或列像素之间的第一薄膜晶体管201，第一薄膜晶体管201包括第一栅极2011、第一有源层、第一源极2012和第一漏极2013 ;其中，第一源极2012和第一漏极2013分别与不同区域10中的公共电极101电联接。
[0084]在此基础上，所述方法还包括:形成位于每个像素中的第二薄膜晶体管50和像素电极60，第二薄膜晶体管50包括第二栅极、第二有源层、第二源极和第二漏极，并形成与第二栅极电联接的栅线70和与第二源极电联接的数据线80。
[0085]其中，第一公共电极线102与栅线70平行，第一栅极2011、第二栅极、栅线70和第一公共电极线102通过同一次构图工艺形成。
[0086]需要说明的是，第一，第一栅极2011可以为条形，且第一栅极2011延伸到外围布线区02，通过设置在外围布线区02的走线为第一栅极2011提供信号。
[0087]第二，对于靠近外围布线区02的区域10，优选可将与其对应的控制线30形成在外围布线区02，以减少对显示的影响。
[0088]此外，控制线30优选与本区域10内的第一公共电极线102或第二公共电极线103电联接，以减少对显示的影响。
[0089]本发明实施例中，由于第一栅极2011、第二栅极、栅线70和第一公共电极线102通过同一次构图工艺形成，可减少构图工艺次数，节省成本。
[0090]进一步优选的，第一薄膜晶体管201与第二薄膜晶体管50和像素电极60同步形成；其中，第一源极2012和第一漏极2013与像素电极60通过同一次构图工艺形成；或者，第一源极2012和第一漏极2013与第二源极和第二漏极通过同一次构图工艺形成；第一源极2012和第一漏极2013均为条形，其一端均与第一薄膜晶体管201的第一有源层连接，另一端分别与不同区域10中的第一公共电极线102电联接。
[0091]这样，可避免构图工艺次数的增加。
[0092]具体的，第一薄膜晶体管201与第二薄膜晶体管50和像素电极60同步形成，可以是:通过一次构图工艺形成第一栅极2011和第二栅极；通过一次构图工艺形成第一有源层和第二有源层；通过一次构图工艺形成第二源极和第二漏极；通过一次构图工艺形成第一源极2012、第一漏极2013和像素电极60。
[0093]或者，第一薄膜晶体管201与第二薄膜晶体管50和像素电极60同步形成，可以是:通过一次构图工艺形成第一栅极2011和第二栅极；通过一次构图工艺形成第一有源层和第二有源层；通过一次构图工艺形成第一源极2012、第一漏极2013、第二源极和第二漏极；通过一次构图工艺形成像素电极60。
[0094]进一步优选的，参考图4所示，第二公共电极线103与数据线80平行，所述第二公共电极线103与数据线80、第二源极和第二漏极通过同一次构图工艺形成，或者，第二公共电极线103与像素电极60通过同一次构图工艺形成。这样可避免构图工艺次数的增加。
[0095]优选的，参考图4所示，控制线30与数据线80平行且通过同一次构图工艺形成。这样可避免构图工艺次数的增加。
[0096]本发明实施例还提供一种上述阵列基板的控制方法，包括:向阵列基板的预定范围内的开关单元20输入信号，使所述预定范围内的不同区域10中的公共电极101电联接；通过与所述预定范围对应的至少一个控制线30向本预定范围内的公共电极101输入公共电压信号。
[0097]需要说明的是，第一，所述预定范围内包括多个区域10，且该预定范围内，公共电极101的电压一致。
[0098]第二，不对预定范围的个数进行限定，当预定范围是两个及以上时，可分别通过与预定范围相对应的控制线30向本预定范围内的公共电极101输入公共电压信号。
[0099]第三，向开关单元20输入的信号，以能使所述开关单元20打开，从而使不同区域10中的公共电极101电联接为准。
[0100]本发明实施例提供一种阵列基板的控制方法，可根据阵列基板中公共电极电压的整体分布情况，划定不同的预定范围，每个预定范围内