电子元件封装体及其制作方法
【专利说明】电子元件封装体及其制作方法
[0001]本发明是中国发明专利申请(申请号:201010001420.3，申请日:2010年I月6日，发明名称:电子元件封装体及其制作方法)的分案申请。
技术领域
[0002]本发明涉及一种电子元件封装体(electronics package)，特别是涉及一种利用晶片级封装(Wafer Level Package, WLP)工艺制作的电子元件封装体及其制作方法。
【背景技术】
[0003]微机电结构MEMS(Micro Electro Mechanical Systems)是利用半导体工艺技术，整合电子及机械功能制作而成的微型装置，主要的产品类别大致可分为加速计、陀螺仪、压力传感器、光通讯元件、DLP(数字光源处理)、喷墨头，以及无线网路RF感测元件等，目前已逐渐应用在包括汽车胎压量测、光通讯网路、投影机、感测网路、数字麦克风、时脉振荡器，以及包括游戏机在内的各种产品之中。甚至在新一代存储器技术、生物芯片、显示技术、新兴能源等先进研宄方面，它也扮演了一个重要的角色。例如压力传感器(pressure sensor)主要是在感知物体所处环境压力的变化，部分汽车应用如油压表等已相当成熟，新应用如胎压监控等未来需求亦十分具有成长潜力，因此，亟需一种可用于上述微机电结构的封装体及其制造方法。
【发明内容】
[0004]有鉴于此，本发明的实施例提供一种电子元件封装体的制作方法，包括提供晶片，其具有上表面和下表面，上述上表面上设有导电电极；于上述晶片的上述上表面覆盖盖板；于上述晶片的上述下表面覆盖保护层；于上述保护层上形成电性接触上述导电电极的导电凸块；于上述盖板上形成开口结构；其中形成上述开口结构的步骤，是于上述晶片的上述上表面覆盖上述盖板之前实施，或者于上述晶片的上述下表面覆盖上述保护层之后且于形成上述导电凸块之前实施。
[0005]本发明的另一实施例提供一种电子元件封装体，包括感测芯片，上述感测芯片的上表面包括感测薄膜；具有开口结构的盖板，覆盖上述感测芯片的上述上表面，上述盖板与上述感测芯片之间于对应上述感测薄膜位置上包括连通上述开口结构的间隙；间隔层，介于上述盖板与上述感测芯片之间且围绕着上述间隙，其中上述间隔层与上述感测薄膜水平方向之间包括应力缓冲区。
【附图说明】
[0006]图1A-图1I显示制作一种根据本发明实施例的电子元件封装体的示意图；及
[0007]图2A-图2E显示制作一种根据本发明另一实施例的电子元件封装体的示意图。
[0008]附图标记说明
[0009]I?承载基板；3?晶片；
[0010]5?凹洞；7?导电电极；
[0011]9?感测薄膜；10?背面；
[0012]11?间隔层；13、53?盖板；
[0013]15;55 ?间隙;
[0014]17、19、21、25、31、35、65 ?开口；
[0015]20?上表面；23?绝缘层；
[0016]27?导线层；29?保护层；
[0017]30?下表面；33?导电凸块；
[0018]40?应力缓冲区；67?密封层；
[0019]SC?切割道；
[0020]500a、500b?电子元件封装体。
【具体实施方式】
[0021]以下以各实施例详细说明并伴随着【附图说明】的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明，值得注意的是，图中未绘示或描述的元件，为所属技术领域中普通技术人员所知的形式，另夕卜，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
[0022]本发明是以制作电子元件封装体，例如是压力传感器(pressure sensor)的实施例作为说明。然而，可以了解的是，在本发明的封装体实施例中，其可应用于各种包含有源(主动)元件或无源(被动)元件(active or passive elements)、数字电路或类比电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro MechanicalSystem ;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(Physical Sensor) ο特别是可选择使用晶片级封装(Wafer LevelPackage, WLP)工艺对影像感测元件(image sensors)、发光二极管、太阳能电池(solarcells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片进行封装。
[0023]其中上述晶片级封装工艺主要是指在晶片阶段完成封装步骤后，再予以切割成独立的封装体，然而，在特定实施例中，例如将已分离的半导体芯片重新分布在承载晶片上，再进行封装工艺，亦可称之为晶片级封装工艺。另外，上述晶片级封装工艺亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶片，以形成多层集成电路(mult1-layerintegrated circuit devices)的电子元件封装体。
[0024]图1A-图1I显示根据本发明的实施例中，制作例如压力传感器封装体的电子元件封装体500a的示意图。如图1A所示，提供晶片(wafer) 3，其具有上表面20和下表面30，其下表面30向内部形成有多个凹洞(cavity) 5，且通过接合晶片3的下表面30的承载基板I所密封。承载基板I可例如为玻璃基板，其厚度可介于300 μπι至500 μm之间，优选可为400 μ mo在本发明实施例中，上述晶片3的材料可以是硅，或者是其它具有良好散热能力或高传导热系数的基底，并通过例如是湿蚀刻(wet etching)的方式，蚀刻此晶片3，以形成上述凹洞5。上述晶片3的厚度可介于100 μπι至200 μπι之间，优选可为140 μπι。在本发明实施例中，可采用粘着胶如环氧树脂(epoxy)，用以接合晶片3与承载基板I，但非必须采用环氧树脂接合。在本发明实施例中，晶片3上可设有包括压力感测芯片等多个微机电装置，感测薄膜9形成于晶片3中并邻近于晶片3的上表面20，且覆盖上述微机电装置，感测薄膜9例如可为压电材料，可用以感应外界环境或流体的变化，在感测薄膜9的周围则包括导电电极或导电垫7。如图1A所示，导电电极7与感测薄膜9连接，用以传导来自感测薄膜9的感测信号。在本发明另一实施例中，感测薄膜9亦可形成于晶片3的上表面20上且与导电电极7相连接。而且硅晶片3与导电电极7之间通过形成绝缘层予以隔离，例如，由氧化硅、氮氧化硅或低介电常数材料层组成，在此未予显示。
[0025]如图1B所示，接着，在晶片3的上表面20上还可以形成封装层或盖板13。在实施例中，盖板13与导电电极7之间可设置间隔层(spacer) 11或支撑架(dam)，以在盖板13与感测薄膜9之间形成间隙(cavity) 15，而间隔层11则围绕着间隙15。盖板13可以是例如玻璃、石英(quartz)、蛋白石(opal)、塑胶等，在此以硅基板为例，主要是用以在后续形成开口以供流体进出，其厚度可介于500 μ m至800 μ m之间，优选可为700 μ m。间隔层11可例如为环氧树脂(epoxy)等粘着材料，一般而言，间隔层11位于导电电极7上。
[0026]接着，可选择进一步薄化承载基板I的步骤。例如从承载基板I的背面10予以薄化至预定厚度，例如由400um研磨至120um。该薄化工艺可以是蚀刻(etching)、铣削(milling)、磨削(grinding)或研磨(polishing)等方式。
[0027]其次，请参阅图1C，在预定切割道或导电电极7下方的位置形成贯穿承载基板I并深入至部分晶片3的开口 17，在实施例中，可通过刻痕装置(notch equipment)实施刻痕步骤，如以大致为60度角的切刀切开承载基板I及晶片3而形成可视为通道凹口(channelnotch)的开口 17。
[0028]然后，如图1D所示，沿着开口 17对晶片3进行蚀刻以形成底部较宽的开口 19，例如对硅晶片3实施硅蚀刻步骤以去除掉开口侧壁及底部的晶片材料，其中导电电极7与晶片3之间的绝缘层在此步骤中可作为蚀刻停止层。
[0029]请参阅图1E，接着，在开口 19的位置形成由宽渐窄的开口 21，例如使用刻痕装置(notch equipment)实施刻痕步骤以切割承载基板1，其中此刻痕装置的切刀较宽或切角较大，例如选择大于60度角的切刀，优选者为选择75度至80度角的切刀，因此所形成的开口21其上部(位于承载基板I内部的部分)较宽且倾斜角大于底部(位于晶片3内部的部分)，有利于后续导线层的沉积，此外，开口 21的上部(位于承载基板I内部的部分)及底部(位于晶片3内部的部分)的侧壁连接