在一起，因此，可避免后续填充如图1F所示的绝缘层23时产生孔洞。
[0030]请参阅图1F，在上述开口 21中形成绝缘层23。在实施例中，上述绝缘层23形成于承载基板I下表面10，并填充至开口 21中。上述绝缘层23优选可以是环氧树脂(epoxy)、防焊材料(solder mask)或其它适合的绝缘物质，例如无机材料的氧化娃层、氮化硅层、氮氧化硅层、金属氧化物或其组合，或者是有机高分材料的聚酰亚胺树脂(polyimide ；PI)、苯环丁稀(butyleyelobutene ；BCB)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙稀酸醋(accrylates)等的绝缘沉积层，且可以是利用涂布方式，例如旋转涂布(spin coating)、喷涂(spray coating)或淋幕涂布(curtain coating)，或者是其它适合的沉积方式，例如液相沉积(liquidphase deposit1n)、物理气相沉积(physical vapor deposit1n ;PVD)、化学气相沉积(chemical vapor deposit1n ；CVD)、低压化学气相沉积(low pressure chemical vapordeposit1n ;LPCVD)、等离子体增强式化学气相沉积(plasma enhanced chemical vapordeposit1n ;PECVD)、快速热化学气相沉积(rapid thermal-CVD ；RTCVD)或常压化学气相沉积(atmospheric pressure chemical vapor deposit1n ；APCVD)的方式形成。
[0031]接着，请参阅图1G，形成深入间隔层11中且暴露导电电极7的开口 25。例如通过光刻/蚀刻(photolithography/etching)步骤，图案化此绝缘层23，介于导电电极7与晶片3之间的绝缘层以及部分间隔层11，以形成深入间隔层11中且暴露导电电极7的开口25(未显示)；或是通过刻痕装置实施刻痕步骤以切开绝缘层23及导电电极7而深入至部分的间隔层11，以形成暴露电极7侧边的开口 25。
[0032]然后，在开口 25内侧壁及底部上形成导线层27，且延伸至承载基板I下表面的部分绝缘层23上，其中，导线层27可与导电电极7电性接触，在本例中为与导电电极7的侧边电性接触；在另一实施例中，导线层27可与导电电极7的下表面电性接触。导线层27 —般可以是铜、铝、银、镍或其合金的导电材料层，并利用例如是电镀或溅镀的方式，顺应性地沉积于承载基板I的背面10上，并延伸至开口 25的倾斜侧面及底部。之后，进行光刻/蚀刻工艺(photolithography/etching)，图案化上述导电材料层，以形成导线层27。
[0033]其次，如图1H所示，在上述导线层27完成后，形成保护层(passivat1n layer) 29于各导线层27上，覆盖承载基板I的背面10及填满开口 25，保护层29例如为阻焊膜(solder mask)，在实施例中，在形成上述保护层29后，可通过图案化此保护层29以形成暴露部分导线层27的开口 31。
[0034]接着，请参阅图1I，在形成导电凸块(conductive bump) 33之前，在盖板13中对应感测薄膜9的位置上形成连通至间隙15的开口 35，其中此开口 35可以是单一开口或是多孔结构以连通外在的流体，并薄化盖板13。在实施例中，感测薄膜9的面积大于或等于开口 35的总面积，优选比例为介于I至1.5之间，如此可维持盖板13的强度和保护的效果，同时不影响感测薄膜9侦测通过开口 35的流体，其中当盖板13由硅基板构成时，上述开口35可通过干蚀刻工艺形成；此外为避免盖板13透过间隔层11传导应力而影响到感测薄膜9的侦测，此间隔层11与感测薄膜9水平方向之间可包括应力缓冲区40，例如此间隔层11与感测薄膜9水平方向之间可相隔既定间距40，例如10um以上，或者在间隔层11与感测薄膜9水平方向之间的硅晶片3上可形成一或多个凹洞以阻隔应力，此凹洞中亦可考虑填入缓冲材料。最后，在开口 31的位置形成导电凸块(conductive bump) 33以与导线层27电性连接。在实施例中，可通过电镀或网版印刷(screen printing)的方式，将焊料(solder)填入于上述开口 31中，且进行回焊(re-flow)工艺，以形成例如是焊球(solder ball)或焊垫(solder paste)的导电凸块33。接着，沿切割道SC (scribe line)分割上述晶片3，以分离出各压力感测芯片，完成上述电子元件封装体500a的制作。
[0035]在上述实施例中，盖板13的开口 35选择于保护层29工艺之后才暴露出来，因此可避免感测薄膜9遭受先前工艺的污染，而于导电凸块33工艺之前形成上述盖板13的开口 35，则可避免于工艺中破坏导电凸块结构33。
[0036]图2A-2E显示根据本发明另一实施例的制作例如压力传感器封装体的电子元件封装体500b的示意图。如图2A所示，提供晶片(wafer) 3，其具有上表面20和下表面30，其下表面30向内部形成有多个凹洞(cavity) 5，且通过接合晶片3下表面30的承载基板I所密封，承载基板I可例如为玻璃基板，其厚度可介于300 μηι至500 μ m之间，优选可为400 μ mo上述晶片3的材料可以是硅，或者是其它具有良好散热能力或高传导热系数的基底，并通过例如是湿蚀刻(wet etching)的方式，蚀刻此晶片3，以形成上述凹洞5。上述晶片3的厚度可介于100 μπι至200 μm之间，优选可为140 μπι。在实施例中，粘着胶如环氧树脂(epoxy)，可用来接合晶片3与承载基板I。在本发明实施例中，晶片3上可设有包括压力感测芯片等多个微机电装置，在晶片3的上表面20则覆盖着一层感测薄膜9，例如压电材料，可用以感应外界环境或流体的变化，在感测薄膜9的周围则包括导电电极或导电垫7，用以传导来自感测薄膜9的感测信号。而且硅晶片3与导电电极7之间通过形成绝缘层予以隔离，例如，由氧化硅、氮氧化硅或低介电常数材料层组成，在此未予显示。
[0037]如图2B所示，接着，在晶片3的上表面20上还可以形成封装层或盖板53。在实施例中，盖板53与导电电极7之间可设置间隔层(spacer) 11，以在盖板53与感测薄膜9之间形成间隙(cavity)55，而间隔层11则围绕着间隙15。盖板53可以是例如玻璃、石英(quartz)、蛋白石(opal)、塑胶等，在此以硅基板为例，主要是用以在后续形成开口以供流体进出，其厚度可介于200 μπι至400 μπι之间，优选可为300 μπι。间隔层11可例如为环氧树脂Gpoxy)等粘着材料，一般而言，间隔层11位于导电电极7上。其中，上述盖板53可先行制作开口 65，并于盖板53上表面先行贴上一层密封层67如胶带并封住该开口 65，之后再将此盖板53附着于晶片3的上表面上以连通间隙55与开口 65，其中此开口 65可以是单一开口或是多孔结构。
[0038]接着，可选择进一步薄化承载基板I的步骤。例如从承载基板I的背面10予以薄化至预定厚度，例如由400um研磨至120um。该薄化工艺可以是蚀刻(etching)、铣削(milling)、磨削(grinding)或研磨(polishing)等方式。
[0039]其次，请参阅图2C，在预定切割道或导电电极7下方的位置形成贯穿承载基板I并深入至晶片3的开口 17，在实施例中可通过刻痕装置(notch equipment)实施刻痕步骤，如以大致为60度角的切刀切开承载基板I及晶片3而形成可视为通道凹口(channel notch)的开口 17。然后，沿着开口 17对晶片3进行蚀刻以形成底部较宽的开口 19，例如对硅晶片3实施硅蚀刻步骤以去除掉开口侧壁及底部的晶片材料，其中导电电极7与晶片3之间的绝缘层在此步骤中可作为蚀刻停止层。
[0040]请参阅图2D，接着于开口 19的位置形成上部较宽的开口 21，例如使用刻痕装置(notch equipment)实施刻痕步骤以切割承载基板1，其中此刻痕装置的切刀较宽或切角较大，例如选择大于60度角的切刀，优选者为选择75度至80度角的切刀，因此所形成的开口 21其上部(位于承载基板I内部的部分)较宽且倾斜角大于底部(位于晶片3内部的部分)，有利于后续导线的沉积，此外，开口 21的上部(位于承载基板I内部的部分)及底部(位于晶片3内部的部分)的侧壁连接在一起，因此，可避免后续填充绝缘层23时产生孔洞。接着，形成绝缘层23于上述开口 21中。在实施例中，上述绝缘层23形成于承载基板I下表面10，并填充至开口 21中。上述绝缘层23优选可以是环氧树脂(印oxy)、防焊材料(solder mask)或其它适合的绝缘物质，例如无机材料的氧化娃层、氮化娃层、氮氧化娃层、金属氧化物或其组合，或者是有机高分材料的聚酰亚胺树脂(polyimide ;PI)、苯环丁烯(butyleyelobutene ;BCB)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fIuorocarbons)、丙稀酸醋(accrylates)等的绝缘沉积层，且可以是利用涂布方式，例如旋转涂布(spin coating)、喷涂(spray coating)或淋幕涂布(curtain coating),或者是其它适合的沉积方式，例如液相沉积(liquid ph