通信可以是相互隔开的芯片之间的数据通信的形式，在附图中，从检测信号处理单元147向正常判断块600输出的数据遵循现有的数据输出形式，为了从ADC160向正常判断块600以并行数据通信的形式输出信号，可以具有串行外设接口 290 (SPI，Serial Peripheral Interface) ο
[0087]正常判断块600包括:边沿计数器620，其判断从检测信号处理单元接收的被复制的检测信号的上升沿和/或下降沿并进行计数；数据确认单元640，从ADC160接收的信号确认下降模式和上升模式；以及比较判断处理单元660，将边沿计数器620输出的计算数和数据确认单元640输出的模式数量进行比较来判断是否正常。
[0088]边沿计数器620接收轮速传感器700的信号来计算速度，可具有类似于处理器等的结构。数据确认单元640通过分析从ADC160接收的数字信号流来确认下降沿和/或上升沿的模式所在的地点，并进行计数。比较判断处理单元660可以确认相对于边沿计数器620的模拟信号的下降和/或上升沿计算数和相对于数据确认单元640的数字信号的下降和/上升模式计算数是否一致。如果两个计算数不一致，则可以判断轮速传感器700或者轮速传感器700的信号处理装置为非正常状态。
[0089]图7是表示在图1的正常判断块600中数据分析时序的时序图。此时，正常判断块600可以使用固定式时间同步算法、适应性时间同步算法以及时序跟踪电路中的一个来决定上升沿或者下降沿的检测时间点和上升沿或者下降沿检测后的电平检测时间点之差。
[0090]另一方面，检测信号处理单元147和ADC160的信号根据电路的情况会产生延迟，并且这种延迟可能使分析传感器输入端100和轮速传感器700是否正常运行产生错误。
[0091]因此，检测信号处理单元147的边沿检测后ADC160的采样应当在检测信号处理单元147的上升时间或者下降时间中最长的延迟之后执行，并根据车速产生下一个上升或者下降的时间之前执行才能减少错误。
[0092]S卩，如图7(a)的情况，当车轮高速转动时能够采样的时间可以显示为最小延迟901和周期903之间的间隔，这个间隔与如图7(b)所示低速转动时可进行采样的最小延迟901和周期905之间的间隔相比相对短。
[0093]因此，考虑到车轮的运行速度，需要设计考虑轮速传感器700和传感器输入端100的上升时间和下降时间的电路。
[0094]另一方面，除了使用基于固定的上升时间和下降时间设定ADC160的采样延迟的方法之外，还可以使用适应性时间同步算法或者科斯塔斯环(COSTAS LOOP)等时间跟踪电路。
[0095]在一个以上的例示的实施例中说明的功能可以通过硬件、软件、固件或者它们的任何组合来实施。当通过软件来实施时，这些功能可以在计算机可读介质中以一个以上的指令或者代码来存储或者传送。计算机可读介质可以包括所有的通信介质和计算机存储介质，这些介质包括易于将计算机程序从一个地方向另一个地方传送的任何介质。
[0096]存储介质可以是通过计算机可存取的任何可利用的介质。例如，这种计算机可读介质可以使用RAM、ROM、EEPROM、CD-ROM或者其他光盘存储器、磁盘存储器以及其他存储装置，或者还可以使用能够用于以指令或数据结构的形式传送或存储所需的程序代码的通过计算机可存取的任何其他介质。并且，任何连接器都可以适当地称之为计算机可读介质。
[0097]对于软件的实施，在此说明的技术可以通过执行在此说明的功能的模块(例如，程序、函数等)来实施。软件代码可以存储于存储器单元中，并可通过处理器来实施。存储器单元可以在处理器内部实施，也可以在处理器外部实施，在此情况下，如公知的技术，存储器单元可通过各种装置以可通信的方式连接到处理器。
[0098]对于硬件的实施，处理单元可以通过一个以上的专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理装置(DSro)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、设计成能够执行在此说明的功能的其他电子单元或者这些的组合来实施。
[0099]上述的装置可以包括一个以上的实施例的示例。上述的实施例只是为了说明而举例，并不能记载组件或者方法的所有可能的组合，本技术领域的技术人员应当理解为各种实施例的进一步组合和替换均包括在本发明。因此，在此说明的实施例包括权利要求书中记载的范围内的所有替代方案、变形和改进。
[0100]并且，对于详细的说明中或者权利要求书中使用的术语“包括”的使用范围，这种术语与“组成”在权利要求书中作为过渡性单词使用的情况类似，也包含过渡性单词的意思。
[0101]如上所述，本发明的轮速传感器的信号处理装置具有以下优点:该装置防止过电流被供给到轮速传感器来监测输入至轮速传感器的电流，并且对输入至轮速传感器的电流进行双重监测，可实时地监测轮速传感器是否正常的同时确认监测电路是否正常。
【主权项】
1.一种轮速传感器的信号处理装置，包括:传感器输入端，其接收轮速传感器的检测信号；以及正常判断块，其判断所述检测信号是否正常。2.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述传感器输入端通过检测所述轮速传感器错误地连接到电池的情况来保护传感器输入端内部的电路。3.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述传感器输入端通过检测所述轮速传感器错误地连接到接地的情况来保护所述传感器输入端内部的电路。4.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述传感器输入端通过检测所述轮速传感器中过电流通过的情况来保护所述传感器输入端内部的电路。5.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述传感器输入端检测到所述轮速传感器开启连接，并向正常判断块传送开启信息，以防止所述正常判断块误运行。6.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述正常判断块包括检测信号处理单元，所述检测信号处理单元向外部的微控制单元输出所述检测信号。7.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述正常判断块用于判断所述检测信号是否满足规定的上限电流值和下限电流值。8.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述正常判断块进一步包括检测信号处理单元，所述检测信号处理单元输出被复制为具有类似于所述检测信号的下降/上升时序，并具有外部的微控制单元所需的高/低电平的电压信号的检测电压信号。9.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述正常判断块包括:ADC，将从所述传感器输入端接收的检测信号进行模数转换；以及正常判断单元，分析所述ADC的结果值来判断是否正常。10.根据权利要求9所述的轮速传感器的信号处理装置，其特征在于，所述ADC包括:信号选择单元，其包括命令自测试的BIST信号输入端和至少其中一个带隙输入端；以及模数转换块，将规定的基准阈值电压和从所述信号选择单元施加的电压值进行比较的结果以二进制数的形式输出。11.根据权利要求9所述的轮速传感器的信号处理装置，其特征在于，所述正常判断单元包括:边沿判断单元，其判断上升沿和下降沿；比较单元，其比较高电平和低电平；以及范围监测单元，其监测所述边沿判断单元和所述比较单元中的至少一个电平是否处于上限值和下限值之间。12.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述正常判断块包括:边沿计数器，其判断所述检测信号的上升沿和/或下降沿并进行计数；数据确认单元，其确认所述检测信号的下降模式和上升模式；以及比较判断处理单元，将所述边沿计数器输出的计算数和所述数据确认单元输出的模式数量进行比较来判断是否正常。13.根据权利要求1所述的轮速传感器的信号处理装置，其特征在于，所述正常判断块使用固定式时间同步算法、适应性时间同步算法以及时序跟踪电路中的至少一个，来决定上升沿或者下降沿的检测时间点和上升沿或者下降沿检测后的电平检测时间点之差。
【专利摘要】本发明涉及一种轮速传感器的信号处理装置，其对输入至轮速传感器的电流进行双重监测，该装置防止过电流被供给到轮速传感器来监测输入至轮速传感器的电流。本发明的轮速传感器的信号处理装置包括接收轮速传感器的检测信号的传感器输入端和判断信号是否正常的正常判断块。
【IPC分类】G01P21/02
【公开号】CN105137123
【申请号】CN201510175605
【发明人】李昶雨
【申请人】株式会社万都
【公开日】2015年12月9日
【申请日】2015年4月14日
【公告号】DE102015105811A1, US20150298672