一种可级联的波控机及波控机系统的制作方法
【技术领域】
[0001]本实用新型涉及微波无线通信技术领域，尤其涉及一种可级联的波控机及波控机系统。
【背景技术】
[0002]相控阵雷达天线最显著的特点是天线阵面不动的情况下实现天线波束扫描，相控阵天线波束的快速扫描和波束形状的捷变能力是相控阵雷达对工作环境、目标环境具有高度自适应能力的技术基础，它们的实现均依赖于波控机。传统的波控设计方案是:当相控阵天线阵列单元比较少时，一般采用集中式架构；当相控阵天线阵列单元比较多时，一般采用分布式架构;就电路实现而言，早期的波控系统一般采用分立器件搭建实现，后来采用单片机、DSP、FPGA来设计波控系统，近期又出现了使用定制波控IC来实现波控机方案的设计。
[0003]但是集中式波控设计，在阵面单元比较大时计算量大，运算时间长，从而影响了波束扫描的速度;分布式方案适合阵面单元比较多的情况，但是会带来运算单元设备量的大幅度增加;分立器件搭建的波控系统所需设备量大，不够灵活，很难实现波束的复杂计算；单片机通常不计算波控码，仅仅是根据接收到的波控码布相；而DSP虽然能自己计算波控码，但是不能并行地对各天线通道进行波控码计算和布相;定制波控IC灵活性不足，通用性和扩展能力受限。
[0004]随着天线阵列单元的增加，波控机到TR组件的走线愈加复杂，移相量和幅度衰减量的计算时间也相应增加，现有的波控机已不能满足要求。
【实用新型内容】
[0005]本实用新型的目的在于提供一种可级联的波控机及波控机系统，能够提高波控机的通用性和可扩展能力，使电路结构大大简化。
[0006]为实现上述目的，本实用新型采用如下技术方案:
[0007]一种可级联的波控机，包括FPGA模块和信号处理模块，所述FPGA模块包括通信模块、配相计算模块和TR组件控制模块，通信模块的输入端连接信号处理机的输出端，通信模块的输入/输出端连接信号处理模块的输入/输出端，信号处理模块的输出端连接配相计算模块的输入端，配相计算模块的输出端连接TR组件控制模块的输入端，TR组件控制模块控制连接TR组件。
[0008]所述通信模块采用以太网模块和/或UART模块，以太网模块的输入端连接信号处理机的输出端，以太网模块的输入/输出端连接信号处理模块的输入/输出端，U A R T模块的输入端连接信号处理机的输出端，UART模块的输入/输出端连接信号处理模块的输入/输出端。
[0009]UART模块包括UART单字节接收单元、FIFO缓冲单元和UART单字节发送单元，UART单字节接收单元的输入端包括复位信号输入端、接收时钟输入端、接收串行数据流输入端及通信协议设置字输入端，UART单字节接收单元的输出端包括单字节中断标志输出端和8位并行接收数据输出端；
[0010]FIFO缓冲单元的输入端包括复位信号输入端、接收时钟输入端、单字节中断标志输入端、8位并行接收数据输入端和DSP读信号输入端，输出端包括FIFO满中断信号输出端和缓存控制指令输出端；
[0011]UART单字节发送单元的输入端包括复位信号输入端、发送时钟输入端、8位并行发送数据输入端和通信协议设置字输入端，输出信号为发送串行数据流；
[0012]UART单字节接收单元的单字节中断标志输出端连接FIFO缓冲单元的单字节中断标志输入端，UART单字节接收单元的8位并行接收数据输出端连接FIFO缓冲单元的8位并行接收数据输入端，FIFO缓冲单元的缓存控制指令输出端连接UART单字节发送单元的8位并行发送数据输入端，UART单字节发送单元的输出端连接信号处理模块的输入端，UART单字节发送单元的8位并行发送数据输入端还连接信号处理模块的输出端。
[0013]所述信号处理模块采用DSP，DSP的输入/输出端通过EMIF总线连接通信模块的输入/输出端。
[0014]还包括电源模块，所述电源模块包括I片LTM8023芯片、一片TPS70445芯片、两片LTM8023芯片、两片LTM8023芯片、一片LTM8023芯片和6片LTM4613芯片，所述I片LTM8023芯片和一片TPS70445芯片分别与信号处理模块相连，两片LTM8023芯片分别与配相计算模块相连，两片LTM8023芯片分别与以太网模块相连，一片LTM8023芯片和6片LTM4613芯片分别与TR组件相连。
[0015]所述FPGA内还设置有电源控制模块，电源控制模块控制连接电源模块。
[0016]波控机系统，包括η台波控机，其中，第一台波控机的通信模块的输出端连接第二台波控机的通信模块的输入端，第二台波控机的通信模块的输出端连接第三台波控机的通信模块的输入端，以此类推，第η-1台波控机的通信模块的输出端连接第η台波控机的输入端，η=2，3，......。
[0017]本实用新型结构简单，省去了外置的大容量FLASH，使得电路结构大大简化;信号处理机与波控机之间采用以太网模块和UART模块通信，在波控机高速通信时采用以太网模块通信，在波控机低速通信时采用UART模块通信，使用时根据不同的通信速率选择相应的通信模块，能够满足不同相阵控制系统对通信速率的要求；同时本实用新型的各个模块采用不同电源供电，FPGA内部设置有电源控制模块，能够精确控制各个模块电源的上电和掉电顺序;TR组件采用多电源供电，电源控制模块能够精确控制TR组件各个电源的上电和掉电顺序，满足TR组件对各电源上电、掉电顺序的要求。
[0018]此外，本实用新型可实现多台波控机的串联，整个系统走线简单，传输速度快，且具有可扩展性。
【附图说明】
[0019]图1为本实用新型的电路原理图；
[0020]图2为本实用新型所述UART单字节接收单元的电路原理图；
[0021 ]图3为本实用新型所述FIFO缓冲单元的电路原理图；
[0022]图4为本实用新型所述UART单字节发送单元的电路原理图；
[0023]图5为本实用新型所述FPGA模块的原理框图；
[0024]图6为本实用新型所述DSP模块的电路原理图；
[0025]图7为本实用新型所述电源模块的电路原理图；
[0026]图8为本实用新型所述波控机系统的原理框图。
【具体实施方式】
[0027]如图1至图7所示，本实用新型包括FPGA模块和信号处理模块，FPGA模块包括通信模块、配相计算模块和TR组件控制模块，通信模块采用以太网模块和/或UART模块，UART模块采用MAX3078芯片，以太网模块采用W5300芯片，在波控机高速通信时采用以太网模块通信，在波控机低速通信时采用UART模块通信，使用时根据不同的通信速率选择通信模块，能够满足不同相阵控制系统对通信速率的要求，通信模块的输入端连接信号处理机的输出端，通信模块的输入/输出端通过EMIF总线连接信号处理模块的输入/输出端，信号处理模块采用TMS320C6713B型号的DSP，信号处理模块的输出端连接配相计算模块的输入端，配相计算模块采用EP2S60F484I4芯片，配相计算模块的输出端连接TR组件控制模块的输入端，TR组件控制模块控制连接TR组件，TR组件和信号处理机是无线发射系统中的现有装置。
[0028]UART模块包括UART单字节接收单元、FIFO缓冲单元和UART单字节发送单元，UART单字节接收单元的输入端包括复位信号输入端、接收时钟输入端、接收串行数据流输入端及通信协议设置字输入端，复位信号用于初始化UART单字节接收单元，UART内部时钟频率为1.152MHz，是通信波特率的10倍，用于实现115200波特率异步通信，接收串行数据流输入端的输入信号为信号处理机发送的异步串行数据，通信协议设置字输入端用于设置异步通信协议，在本实施例中，异步